Silicon On Insulator(SOI) 検出器における エレクトロニクスの放射線耐性の研究 2007 年 3 月 25 日 春季大会 筑波大学 望月 亜衣 他 SOI グループ  SOI デバイスの特徴  照射実験  Transistor TEG chip  放射線の影響  結果.

Presentation on theme: "Silicon On Insulator(SOI) 検出器における エレクトロニクスの放射線耐性の研究 2007 年 3 月 25 日 春季大会 筑波大学 望月 亜衣 他 SOI グループ  SOI デバイスの特徴  照射実験  Transistor TEG chip  放射線の影響  結果."— Presentation transcript:

1 Silicon On Insulator(SOI) 検出器における エレクトロニクスの放射線耐性の研究 2007 年 3 月 25 日 春季大会 筑波大学 望月 亜衣 他 SOI グループ  SOI デバイスの特徴  照射実験  Transistor TEG chip  放射線の影響  結果  まとめ

2 2/11 Silicon On Insulator Device 埋め込み酸化膜 (BOX) で回路部分と基板を分 離 完全分離構造 latch up を抑制 低接合容量 高速動作、低消費電力 放射線により BOX 層が帯電⇒放射線耐性の評価が必 要 gate Si-substrate sourcedrain gate buried oxide(BOX) Si-substrate Bulk CMOSSOI CMOS SOI 構造の特徴 反転層 空乏領域 * SiO 2 source drain 基板をセンサー（高抵抗 Si ）にした SOI 回路（ top Si は通常抵抗） は、低物質量のピクセル検出器として有望 * 全領域が空乏化する Fully Depleted(FD) を使用

3 3/11 Vg Vd 、 Id Vds=0.5V に固定し、 Vgs を変化させ Id を測定 tr TEG(Test Element Groups) chip SD W L Tr Type High VthLow VthI/O Vth0.35 V0.18 V0.45 V Gate T OX 2.5 nm 5.0 nm Gate L/W (um) 0.14/300 0.30/600 0.50/1000 0.14/300 0.30/600 0.50/1000 0.30/600 0.50/1000 VｓVｓ trTEG (64Tr で構成 ) ⇒セレクター transistor の種類 ( Float&Body-Tie )

4 4/11 MOS Tr 特性（ V T,gm,Leak current の定義） ゲート電圧に加えた小信号 をドレイン電流に変換する 効率 Vgs=0 での Id [A] 直線の傾き [S] Vg ｓ Id 強反転領域を直線で fit し、 Id=0 となる Vgs を V T [V]

5 5/11 照射実験 東北大学サイクロトロン 70MeV の proton を照射 放射線量 1MeV n 換算 /cm 2 照射テスト (2006 年 10 月１６日 ) センサー部と読み出し回路部を一体化した SOI デバイ スを開発している（ KEK ・沖電気・ JAXA ・筑波大）。 読み出し回路に用いるトランジスタの放射線耐性を評 価し、 sLHC 等で使用可能か検討する。 sLHC R~20cm での放射線量 ～ 10E*14

6 6/11 （ SiO 2 が近接する SOI では影響大） 未照射放射線による影響 (1) threshold voltage のシフト (2) Leak current の増加 source drain gate buried oxide si- substrate 放射線を受けると酸化膜に正電荷 が蓄積し、 Tr 特性を変化させる 照射 Backgate Backgate 電圧を調整すること で電荷の影響を除去できる か？ +++++ PMOS は放射線による損傷が大きかったため、 今回は NMOS のみの評価を行った。

7 7/11 float と body-tie の違いは小さい（ FD-SOI の特徴） body-tie Source Drain gate BOX Si-substrate body Body からも端子を出 し外部で Source と接続 High Vth Tr 8E14 Low Vth Tr 8E14 結果① float と body-tie の違い I/O Tr 8E14 L/W=0.14/300 L/W=0.3/600 L/W=0.14/300

8 8/11 Backgate ~ － 20V で 照射による V T シフトを補 正 未照射 照射 V BG Backgate 電圧により V T が変化 ⊿ V T =V T ( 未照射 ) ー V T （照射， V BG ) 結果② V T シフトと V ｂ ackgate による 補正 0 -10 -20 -30 Low Vth Tr 46E14 15E14 8E14 HighV T Tr ：－ 30~40V I/O Tr:<~ － 40V 8E14 Low Vth Tr

9 9/11 照射をすると Leak current は増加。 その後、 照射量に依らず一定。 結果③ Leakage と V ｂ ackgate による 補正 HighV T Tr LowV T Tr や I/O Tr の結果 もほぼ同様 Backgate 電圧 ~ － 40V で 照射量 46E14 でも未照射 レベルの Leakage に戻る L/W=0.5/1000 46E14 15E14 8E14 未照射

10 10/11 gm の gate 長による違い（照射前後） 照射前後で gm に大きな変化はみ られない。 I/O には 46E14 に影響が見られる。 これは、放射線により周辺の回 路が損傷を受けたためだと考え られる。 ⇒再測定で詳細を調べる 結果④ 相互コンダクタンス gm HighV T TrLowV T Tr I/O Tr 未照射 46E14 15E14 8E14

11 11/11 まとめ 今回 46E*14(1Mev n 換算 /cm 2 ) までの照射実験を行った。 放射線照射により SOI transistor 特性は Threshold Voltage が負のほうにシフトする。 Leak current が増加（ NMOS の場合）する。 相互コンダクタンス gm はあまり影響をうけない。 放射線よる影響は酸化膜に蓄積した正電荷によるものなの で Backgate 電圧で特性を回復することができる。 Threshold Voltage シフト : V BG ~ －（ 20 ～４０） V Leak current : V BG ~ ー 40V 新サンプルを照射して、より詳細に特性変化を調べる 今後の予定

12 12/11 back up

13 13/11

14 14/11 測定 HP4145A 半導体パラメータアナラザー

15 15/11 transistor TEG chip Base Logic High Vth Low VthI/O 電源電圧 Vdd(V) 1.0 1.5 Gate Length/Width (um) 0.15/300 0.30/600 0.50/1000 0.15/300 0.30/600 0.50/1000 0.30/600 0.50/1000 Gate Oxide (nm) 2.5 5.0 Threshold Voltage Vth(V) 0.350.180.45 Source Drain W L gate

16 16/11 SOI transistor structures (1)Fully Depleted transistor (FD) (2)Partially Depleted transistor (PD)

17 17/11 SOI CMOS

18 18/11 transistor TEG chip L=0.15 W=300 L=0.30 W=600 L=0.30 W=600 L=0.50 W=1000 L=0.50(um) W=1000

19 19/11 threshold shift : Hvt,IO HighV T TrI/O Tr 46E14 15E14 8E14 46E14 15E14 8E14 8E14 L/W=0.5/1000

20 20/11 threshold shift HighV T Tr LowV T Tr IO Tr L/W=0.3/600 46E14 15E14 8E14

21 21/11 threshold shift 46E14 15E14 8E14 L/W=0.14/300 LowV T TrHighV T Tr

22 22/11 Leak current : Lvt,IO LowV T Tr I/O Tr 未照射 8E14 L/W=0.5/1000

23 23/11 Leak current HighV T Tr LowV T Tr IO Tr L/W=0.3/600

24 24/11 Lvt,Hvt ⇒ L/W=0.14/300 は Leakage が大きい L/W=0.3/600 と 0.5/1000 には大きな違いはない IO ⇒ L/W=0.3/600 と 0.5/1000 で Leakage に 差がみられる * セレクター回路のミスにより、一部は 4 つの Tr が並列につながっている（ Id は 1/4 にし た） 結果の違いは、単独と４つつながったグ ループ間で見られる。 ⇒新サンプルで再測定が必要 結果② transistor の size による違い * High Vth Tr 8E14 Low Vth Tr 8E14 I/O Tr 8E14

25 25/11 result(3) 相互コンダクタンス gm 照射によって gm の大きな変化は見られない

26 26/11 Cox tox buried oxide n+n+ n+n+ p+p+ p- substrate Back gate Bias Source Drain Gate Back Gate p+p+ + +

27 27/11 SOI Pixel 検出器の特徴 ☆センサー部分とエレクトロニクス部で抵抗値の違うウエ ハーを選択できる ⇒・ Full depletion による高い電荷収集効率 ・ Monolithic Pixel として理想的 ☆センサーとの接続部の浮遊容量が少なく S/N がよい ⇒ノイズが少ない ☆回路が高速、低消費電力、 No latch up 、 Low Leak Current ☆放射線に強く、高温でも動作 ⇒ Super LHC の検出器として有望 !!

28 28/11 SourceDrain W L gate ｇｍは gate 長が短いと小さくなる 傾向にある。 ← それはうそ。 W/L を一定にし たのはｇｍが変わらないようにするため Cox の違いで IO のｇｍが小さい。 0.2 だけ小さい のは４つ組の影響かも？ gm=μCox(W/L) ・ (Vgs-Vt)

29 29/11 N N P BOX n-bulk SiO2 gate ＋＋＋＋＋ －－－－－ 放射線を受ける と酸化膜に＋の 電荷が貯まる backgate

30 30/11 Floating Body & Body-Tie