Presentation is loading. Please wait.

Presentation is loading. Please wait.

東京大学におけるマルチグリッド型MSGCとASICエレクトロニクス開発

Similar presentations


Presentation on theme: "東京大学におけるマルチグリッド型MSGCとASICエレクトロニクス開発"— Presentation transcript:

1 東京大学におけるマルチグリッド型MSGCとASICエレクトロニクス開発
東京大学人工物工学研究センター 高橋浩之

2 3GeV/1MW 25Hz J-PARC project JAERI-KEK joint project

3 統合計画における中性子散乱実験施設における中性子位置検出器
ガス型検出器 MSGC, He-3 tube , MWPC g線に不感 シンチレーション検出器 ZnS, Li glass, LBO g線に感度を有する 蛍光出力が高いものは低速 半導体検出器 照射損傷の問題が顕著 イメージングプレート(IP) TOF情報が得られない

4 Counting rate M-MSGC Gas gain Stability Sparking Damage Low gain 2~3
GEM(Gas Electron Multiplier) type MSGC(MicroStrip Gas Chamber) TU Delft/JAERI ILL/HMI/JAERI GEM Low gain 2~3 at high pressure MSGC M-MSGC Gas gain MWPC Stability * n/g discrimination * position resolution MWPC(Multi Wire Proportional Counter) Virtual Cathode MSGC Low countrate 10~50kHz BNL/ILL

5 MSGC 微細加工技術により製作した アノード・カソード ストリップ電極を用いた ガス比例計数管
(MicroStrip Gas Chamber) 微細加工技術により製作した アノード・カソード ストリップ電極を用いた ガス比例計数管 アノードカソード間隔を狭くできるので、高計数率  従来の100倍以上 カソードのエッジに強い電場が生じるため、基板表面を走る 放電が顕著となり過去のものと思われていたが…

6 表面電極構造を工夫し、電場配置を制御することでMSGCの安定化を図る。
マルチグリッド型 MSGC (M-MSGC) 2つの強い電場 を分離 グリッド1 グリッド2 表面電荷が少ない 表面抵抗が小さい ... アノード カソード

7 MSGCとM-MSGCにおける電場の比較
SMALL-GAP MSGC 10mm gap 5mm Anode 0V 500V 500V 0V M-MSGC 10mm gap 5mm Anode 20mm Grid 800V 300V 10mm 0V Calculated by ELFIN

8 A test plate consists of 4 grids +anode+cathode
DESIGN AND FABRICATION A test plate consists of 4 grids +anode+cathode 400mm G1 G3 A G2 G4 C 4 cm x 4 cm active area Anode width: 5 mm 4 grids(20,25,35,42.5mm) and 10 mm gaps #4 grid and cathode were connected together

9 Measured Pulse signals for 55Fe X-rays
Cathode signal Anode signal 1 ms

10 Gas gain of M-MSGC exceeds 18000 for 10mm gaps
MEASUREMENT Gas gain of M-MSGC exceeds 18000 for 10mm gaps The gain is a function of multiple grid potentials.

11 Pulse Height Spectrum for 6keV X-rays
Ar escape Obtained energy resolution was 14.6% FWHM. (Gas gain =3000)

12 Cathode Current - Count rate dependency at different
gas gain ranging from 1kcps/mm2 to 1Mcps/mm2 for M-MSGC Cathode current (nA) COUNT RATE (CPS/mm2)

13 カソードストリップからの信号電荷を 積分して読み取る方法
Readout from individual cathode strips

14 Counting Rate > 108 cps/mm2
Anode 470V Grid 231V Gas Gain: 100

15 低計数率  ~106cps/mm2 高計数率  ~108cps/mm2

16 MSGCを用いた2次元位置取得 MSGCプレート 裏面電極 表面電極でX方向、裏面電極でY方向の位置を検出する
誘起電荷 X方向の位置情報 放射線 MSGCプレート 電荷 表面電極でX方向、裏面電極でY方向の位置を検出する 裏面では誘起電荷を拾う M-MSGCではプレート表面が電極で覆われるため、裏面への誘起電荷が生じない!

17 フローティングパッドを介した 2次元位置読み出し方法
カソード周辺にフローティングパッドを設置 電子雪崩で生じたイオンのある部分はパッドに乗る パッドに乗った電荷は、表面RC回路の時定数で指数関数的に減少し、カソードに収集されるまでの間は裏面に誘起電荷を生成する A G Pad C 裏面電極 電荷はしばらく ここに留まる 電子なだれ 領域 裏面に誘起される信号から もう1次元の位置情報を得る

18 Design window of a Cadence layout editor
1mm pitch 3cm x 3cm - 9.5cm x 9.5cm

19 Signals on rear strips: for 400mm pitch
Substrate: fused silica Thickness: 0.3 mm #n 10% #n+1 22% #n+2 50% #n+3 100%

20 0.3mm厚ガラスの裏面での誘起電荷の分布 ->何らかの重心演算を行う必要がある 誘起電荷 の大きさ ~1.2mm 400mm
ストリップ番号 ->何らかの重心演算を行う必要がある

21 Pad & Strip surface charge division
Both Anode and Cathode signals are used for Charge division X-axis Anode (Left) (Right) Cathode (Bottom) grids Surface circuit provides 2D information Y-axis Cathode (Top)

22 Results from X-ray measurement
55Fe X-rays X 11mm 6mm 4.5mm pitch Beam scan image washer

23 多層微細配線技術を用いたMSGC 10cm x 10cm / 400um anode pitch version
in collaboration with Futaba corporation 10cm x 10cm / 400um anode pitch version

24 多層配線を用いる際の問題 絶縁層は薄いので、高電圧部分と低電圧部分がクロスすると、絶縁破壊を起こす。
したがってアノード近傍は配線禁止部分となる。 限られたスペースしかないアノード間からアノードに平行な方向の位置情報を引き出すのは困難。 →厚い絶縁層・特殊な絶縁層... 他の解決法は?

25 Assume: Active area ~ 10x10cm, anode pitch ~ 400um
MSGCの位置読み出し手法の比較 Assume: Active area ~ 10x10cm, anode pitch ~ 400um 個別のストリップから読む 電荷分割 GLG method コスト high low reasonable 必要増幅器数 500 4 64 位置分解能 ~500um ~1300um 最大計数率 ~1MHz ~100kHz 画像歪み - o

26 GLG (Global Local Grouping)法
Y方向(アノードに平行な方向)はカソード を疎、密のパッドに分割してこれらの パターンから取得

27 GLG 法 スプリットアノードによる X方向位置検出
divided one anode strip into two strips  two signals in the same time.  each anode will accept a half of total charges.

28 split anode test plate 1mm pitch

29 Split-type anode

30 多層微細配線技術を用いて位置エンコーダ回路をMSGC基板上に同時に集積
カソード側(Y)の読み出し手法 疎・密2種類のパッドを用いる アノード アノードバス 詳細位置 大局位置 カソードパッド アノード側(X)の読み出し手法 "スプリット"アノードを用いる カソードバス

31 K X-ray beam scan test LOCAL STRIPS GLOBAL STRIPS

32 Reconsideration of Linear PSD
K Reconsideration of Linear PSD Replacing wire with high-tech plate Easy to maintain Tube(diameter:6-10mm) 1D-MSGC sealed gas mixture (thickness:0.5-1mm) 600mm MSTube

33

34 ASIC の開発 ローコスト高密度マルチチャンネルシステム開発を目標 ROHM 0.35mm CMOS Technology
商用CADツールを用いた設計 Mixed signal design (Analog + Digital) プリアンプ、シェーパ、VGA、ディスクリ、100MHzフォールディングAD、FIFOメモリ Die size 4.9mm x 4.9 mm or 2.4 mm x 2.4 mm 2 デザイン / 3 ヶ月 ベアチップを基板に実装→ 高実装密度 ガスカウンタ・APDと組み合わせて実際に使用したところ、ダメージが顕著にみられた。 外部保護回路が必要

35 Design Flow Analog Circuit Digital Circuit Digital回路 Circuit design
Behavior  simulation HDL Programming Verilog-XL CADENCE layoutPlus  Simulation Layout Synopsis/ Design Compiler LVS,DRC Synthesis Simulation Simulation HSPICE Wiring Apollo / Milkyway

36 Preamp High Speed Low voltage → Folded Cascode Amp Low noise
  → High gain transistor Linearity → Polysilicon resistance/     capacitance 2.4mm x 2.4mm

37

38 ENC and Shaping time Capacitance gradient 60-80 electrons/pF
ORTEC 142B  11500    68400 Clear pulse Hybrid 54electrons/pF

39 48ch preamp board 3 bare chips (each 2.4 mm x 2.4mm) ENC 880e- (FWHM)
時定数可変 3.3V 210mW

40 32ch Preamp+Shaper+3-level Discriminator boardの例(ROHM0.35um)
検出器 入力 (16CH) CMOS ディスクリ出力 (16CH) シェーピングアンプ出力(16CH)

41 general purpose readout chip
preamp decay time shaping time gain Adjustable 3 level Comparator 16 CH chip

42 Waveform Sampling Front-End ASIC
Folding ADC VGA Preamplifier 4.9 mm Digital (Encoder + FIFO) An 8 channel ASIC was designed using Rohm 0.35u CMOS technology. Requirements: - Fast Preamp ~ 10ns risetime, low noise (ENC ~1000e- fwhm). - ADC ~ 100Msamples/s, low power consumption, => folding ADC ideal.

43

44 6-bit Folding ADC 100 Msamples/s
DNL~ 0.7 LSB INL ~ 1.4 LSB THD ~ -20 dB.

45 Layout of the new 10-Ch ASIC
Preamp VGA ADC Encoder + FIFO

46

47 FPGA 検出器接続端子(40CH) ASIC(ベアチップ)×4 本ボード2枚で24cm×24cm 160,000 pixels
USBコントローラ 検出器接続端子(40CH) ASIC(ベアチップ)×4 本ボード2枚で24cm×24cm 160,000 pixels 2次元検出器の読み取りが可能 波形情報の利用・補間なども可能

48 まとめ マルチグリッド型MSGC開発の状況について示した。
ASICエレクトロニクスは破壊の問題を解決したので、今後量産してマルチチャンネル読み出しに組み込んでいく予定 その他の高機能素子についても開発検討中


Download ppt "東京大学におけるマルチグリッド型MSGCとASICエレクトロニクス開発"

Similar presentations


Ads by Google