Presentation is loading. Please wait.

Presentation is loading. Please wait.

電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス

Similar presentations


Presentation on theme: "電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス"— Presentation transcript:

1 電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
電子回路Ⅰ 第4回(2008/10/27) 電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス

2 今日の内容 電界効果トランジスタ(FET)とは? FETの種類 接合型FETの構造 接合型FETの動作原理 MOSFETの構造
バイアス回路

3 バイポーラトランジスタでは、ベース電流によってコレクタ電流を制御
電界効果トランジスタとは? 電界効果トランジスタ(Field Effect Transistor) 電界によってキャリア(電子、正孔)の流れる経路を変化させて、電流量を制御する素子 原理的には電界(=電圧)のみ印加 バイポーラトランジスタでは、ベース電流によってコレクタ電流を制御

4 FETの種類 接合型FET キャリアの移動する経路の幅を変化させて、電流を制御 MOSFET キャリアの密度を変化させて、電流を制御
集積回路、メモリなどで頻繁に利用されている どちらのタイプでもエンハンスメント型とデプレーション型がある

5 接合型FETの構造(nチャネル) ゲート ソース ドレイン

6 pn接合(前回の資料より) 接合直前 接合後 接合直後 アクセプタイオン ドナーイオン p n 空乏層 (空間電荷層) 電位
拡散によりキャリアが移動する 位置

7 pn接合に逆バイアスを印加 p n 空乏層 (空間電荷層) バイアスを印加することにより、キャリアの存在できない領域を制御できる 電位 位置

8 接合型FETの動作原理 ゲート電圧(VGS)によってチャネル幅を制御 VGSは逆バイアスなので、ゲート-ソース間に電流は流れない ゲート
ドレイン ソース

9 MOSFETの構造(nチャネル) MOS ・・・ Metal – Oxide - Semiconductor

10 ゲート電圧とチャネル VG<0 蓄積モード 0<VG<VT 空乏モード VG>VT 反転モード
VTのTはthresholdの頭文字 VG<0 蓄積モード 0<VG<VT 空乏モード VG>VT 反転モード

11 MOSFETの動作原理 ゲート電圧(VGS)によってキャリア密度を制御 酸化膜(絶縁)があるので、ゲート-ソース間に電流は流れない

12 nチャネルとpチャネル キャリアは電子 キャリアは正孔 電流の担い手は電子または正孔 ・・・ ユニポーラトランジスタ

13 エンハンスメント型とデプレーション型 VGS増加でID増加 VGS増加でID減少

14 nチャネル、pチャネル、エンハンスメント型、デプレーション型

15 VGSとIDの関係は 入力と出力の関係はどのように定義するか? バイポーラトランジスタでは a,b:電流増幅率 FETでは
C B RL IE 入力 IB 出力 IC VCE VBE バイポーラトランジスタでは a,b:電流増幅率 FETでは gm :相互コンダクタンス 傾き=gm

16 FETの回路記号 教科書の記号は古い 現在は○なし G2はSと同電位にすることが多い FET バイポーラTr ゲート ベース
ゲート ベース ソース エミッタ ドレイン コレクタ

17 FETの基本的なバイアス回路 ゲートには逆バイアスを印加 ゲート電流は流れない ドレイン電流IDは次式で近似できる
IDSS:VGS=0におけるドレイン電流 VP:ピンチオフ電圧 n=1.5~2

18 バイアス回路 なぜバイアス回路が必要か? 微小信号iBを入力したとき、VBEに重畳して増幅する IBは交流信号(であることが多い)
トランジスタ、FETは負の電流は流せない 直流に交流を重畳して増幅 出力iCRC 入力iB

19 入力と出力の関係 (ダイオードの場合) 出力 入力

20 動作点の決め方 右の回路でどのようにR1を決めるか? 使用するトランジスタの特性表を参照
出力の仕様(電力)によって抵抗RCと電源でVCCが決まる 負荷線の式 使用したい中心のICの値を決める 動作点

21 FETのバイアス回路(2電源の場合) (nチャネル、デプレーション型)
ゲート電流は流れない(IG=0)ので、 RGの値は任意 負荷線

22 FETのバイアス回路(1電源の場合) (nチャネル、デプレーション型)
ゲートバイアス用抵抗

23 FETのバイアス回路 (nチャネル、エンハンスメント型)
R1とR2の比でゲート電圧を決める

24 FETのバイアス回路 (デプレーション、エンハンスメント)
RSを入れると + + - - RS、 R1、 R2の選び方によって、 VGSは+にもーにもできる

25 例題 右図において、IDSS=10mA、VP=-0.80V、n=2.0のJFETをID=2.0mA、VDS=5.0Vで動作させたい。このときの回路定数(RD、RS)を求めよ。但しVG=2.0Vとする。 RD VDS 12V VGS VG RS


Download ppt "電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス"

Similar presentations


Ads by Google