Silicon On Insulator(SOI) 検出器における エレクトロニクスの放射線耐性の研究 2007 年 3 月 25 日 春季大会 筑波大学 望月 亜衣 他 SOI グループ  SOI デバイスの特徴  照射実験  Transistor TEG chip  放射線の影響  結果.

Slides:



Advertisements
Similar presentations
SOI-STJ 研究開発の現状 Neutrino decay collaboration meeting 2014 / 6 / 17 笠原 宏太.
Advertisements

GLD カロリメータの読み出しに 用いられる光検出器 MPPC の性能評価 2007 年9月 22 日 日本物理学会@北海道大 筑波大学 山崎秀樹 金信弘 須藤裕司 生野利典 高橋優介 2016/7/22.
GLD カロリメータの読み出しに 用いられる光検出器 MPPC の性能評価 2007 年9月 22 日 日本物理学会@北海道大 筑波大学 山崎秀樹 金信弘 須藤裕司 生野利典 高橋優介 他 GLD カロリメータグループ 2016/7/22.
GLD Calorimeter に用いられる 新型半導体光検出器 MPPC の性能評価 2007 年 9 月 18 日 宇宙史コースセミナー素粒子実験研究室 山崎 秀樹.
ニュートリノ崩壊からの遠赤外光探 索のための Nb/Al-STJ の研究開発 日本物理学会 第 68 回年次大会 広島大学 東広島キャンパス 筑波大学 数理物質科学研究科 物理学専攻 笠原 宏太 1.
テラヘルツ光検出器試作試験用 サンプルホルダーの作製 高島研 M 1 西村夏奈 卒研発表. 研究背景① テラヘルツ光領域 0.1 meV 1 meV 10 meV 100 meV 1 eV 10 eV 10 GHz 100 GHz 1 THz 10 THz 100 THz Photon energy.
DATE : 11. メモリ 五島 正裕 今日の内容 メモリ  SRAM  DRAM  Flash Memory.
ディジタル回路 11. メモリ 五島 正裕 ディジタル回路 今日の内容 メモリ  SRAM  DRAM  Flash Memory.
11. メモリ 五島 正裕.
10. メモリ 五島 正裕.
第4回 可視赤外線観測装置技術 2014/11/17 SOI技術による量子イメージング研究 Dec. 4, 2014 第4回 可視赤外線観測装置技術 新井康夫, KEK
SOIピクセル検出器用 Digital Libraryの開発
Chapter3 SOI MATERIALS CHARACTERRIZATION
W e l c o m ! いい天気♪ W e l c o m ! 腹減った・・・ 暑い~ 夏だね Hey~!! 暇だ。 急げ~!!
モデルパラメータ抽出用 トランジスタTEG
Belle II 実験に向けた SOI検出器:PIXORの動作確認試験
先端計測分析技術・機器開発事業(要素技術開発) 「SOI技術による時間・空間X線イメージセンサー」 ( )
SOI 技術を用いた pixel 検出器の開発 (放射線損傷試験)
M2 志知秀治 名古屋大学 理学研究科 高エネルギー物理学研究室
LDD濃度改良後のSOI-FETの 極低温環境下での異常特性の改善
放射線計測エレクトロニクスの信号処理の為の アナログ電子回路の基礎 第十三回
国際リニアコライダーのための 衝突点ビーム形状モニタの研究開発 ~ Research and development of an interaction-region beam profile monitor for the interaction linear collider ~ 佐藤 優太郎 イントロダクション.
確認テスト 問題 .
積分型SOI検出器INTPIX3の研究 東北大学4年素粒子加速器実験 葛山 浩教.
電子回路Ⅰ 第2回(2008/10/6) 今日の内容 電気回路の復習 オームの法則 キルヒホッフの法則 テブナンの定理 線形素子と非線形素子
電子回路Ⅰ 第12回(2009/1/26) 整流回路、電圧安定化回路.
SuperLHCための 高放射線耐性SCTセンサーの開発
ATLAS実験シリコン飛跡検出器の宇宙線テストにおけるノイズ解析
第8回  論理ゲートの中身と性質 論理ゲートについて,以下を理解する 内部構成 遅延時間,消費エネルギー 電圧・電流特性 瀬戸.
R&D of MPPC including readout electronics
Astro-E2衛星搭載 XISの データ処理方法の最適化
信号電荷の広がりとデータ処理パラメータの最適化
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
SOI技術を用いた pixel検出器の開発(1)
Multi-Pixel Photon Counter(MPPC)の開発
ATLAS実験 SOI Transistor TEG の測定
メカトロニクス 12/8 OPアンプ回路 メカトロニクス 12/8.
電界効果トランジスタの動特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
電界効果トランジスタの静特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
半導体.
SiC半導体による放射線検出器の 開発・研究
γコンバージョン事象を用いた ATLAS内部飛跡検出器の物質量評価
Performance of 1600-pixel MPPC for the GLD calorimeter readout
新型光検出器MPPCと その読み出しエレクトロニクスの開発
電子回路Ⅰ 第7回(2008/12/1) 小信号動作量 トランジスタ回路の接地形式.
Belle II SVDに向けた SOI pixel検出器の検討
LHC-ATLAS実験SCTシリコン 飛跡検出器のコミッショニング - II
室温・大気中グラフェンナノリボン合成と トランジスタ応用
M.Taguchi(kyoto) 5/17 KEK測定器開発室ミーティング
ミリ波帯電力増幅器における 発振の検証 ○松下 幸太,浅田 大樹,高山 直輝, 岡田 健一,松澤 昭 東京工業大学
MPPC多量サンプルテスト 報告 ND280J 京都大学 M1  五味 慎一.
X線CCD検出器 ーCCD‐CREST(deep2)ー の性能評価と性能向上 (京阪修論発表会)
中平 武 (KEK) KEK 測定器開発室 光センサーGの皆様
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
SLHC実験に用いる 高放射線耐性P型シリコン マイクロストリップセンサーの開発
RC結合増幅回路 トランジスタの高周波特性 ダーリントン接続、カレントミラー回路
X線CCD新イベント抽出法の 「すざく」データへの適用
X線CCD新イベント抽出法の 「すざく」データへの適用
冷却エレクトロニクス STJ読み出し用SOI極低温アンプ
SLHC用P型シリコン飛跡検出器の レーザーを用いた性能評価 ーバルク部損傷の評価ー
電子回路Ⅰ 第5回(2008/11/10) 理想電源 トランジスタの等価回路.
京大理 身内賢太朗 平成22年度東京大学宇宙線研究所 共同利用研究成果発表会
Astro-E2搭載XISの電荷注入機能を用いた 較正方法の 開発
Belle II実験への応用を目指した 崩壊点検出器:PIXOR1の性能評価
RC結合増幅回路 トランジスタの高周波特性 ダーリントン接続、カレントミラー回路
ILC衝突点ビームモニターのための 読み出し回路の開発
圧電素子を用いた 高エネルギー素粒子実験用小型電源の開発
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
シンチレーションファイバーを 用いた宇宙線の観測
Presentation transcript:

Silicon On Insulator(SOI) 検出器における エレクトロニクスの放射線耐性の研究 2007 年 3 月 25 日 春季大会 筑波大学 望月 亜衣 他 SOI グループ  SOI デバイスの特徴  照射実験  Transistor TEG chip  放射線の影響  結果  まとめ

2/11 Silicon On Insulator Device 埋め込み酸化膜 (BOX) で回路部分と基板を分 離 完全分離構造 latch up を抑制 低接合容量 高速動作、低消費電力 放射線により BOX 層が帯電⇒放射線耐性の評価が必 要 gate Si-substrate sourcedrain gate buried oxide(BOX) Si-substrate Bulk CMOSSOI CMOS SOI 構造の特徴 反転層 空乏領域 * SiO 2 source drain 基板をセンサー(高抵抗 Si )にした SOI 回路( top Si は通常抵抗) は、低物質量のピクセル検出器として有望 * 全領域が空乏化する Fully Depleted(FD) を使用

3/11 Vg Vd 、 Id Vds=0.5V に固定し、 Vgs を変化させ Id を測定 tr TEG(Test Element Groups) chip SD W L Tr Type High VthLow VthI/O Vth0.35 V0.18 V0.45 V Gate T OX 2.5 nm 5.0 nm Gate L/W (um) 0.14/ / / / / / / /1000 VsVs trTEG (64Tr で構成 ) ⇒セレクター transistor の種類 ( Float&Body-Tie )

4/11 MOS Tr 特性( V T,gm,Leak current の定義) ゲート電圧に加えた小信号 をドレイン電流に変換する 効率 Vgs=0 での Id [A] 直線の傾き [S] Vg s Id 強反転領域を直線で fit し、 Id=0 となる Vgs を V T [V]

5/11 照射実験 東北大学サイクロトロン 70MeV の proton を照射 放射線量 1MeV n 換算 /cm 2 照射テスト (2006 年 10 月16日 ) センサー部と読み出し回路部を一体化した SOI デバイ スを開発している( KEK ・沖電気・ JAXA ・筑波大)。 読み出し回路に用いるトランジスタの放射線耐性を評 価し、 sLHC 等で使用可能か検討する。 sLHC R~20cm での放射線量 ~ 10E*14

6/11 ( SiO 2 が近接する SOI では影響大) 未照射放射線による影響 (1) threshold voltage のシフト (2) Leak current の増加 source drain gate buried oxide si- substrate 放射線を受けると酸化膜に正電荷 が蓄積し、 Tr 特性を変化させる 照射 Backgate Backgate 電圧を調整すること で電荷の影響を除去できる か? PMOS は放射線による損傷が大きかったため、 今回は NMOS のみの評価を行った。

7/11 float と body-tie の違いは小さい( FD-SOI の特徴) body-tie Source Drain gate BOX Si-substrate body Body からも端子を出 し外部で Source と接続 High Vth Tr 8E14 Low Vth Tr 8E14 結果① float と body-tie の違い I/O Tr 8E14 L/W=0.14/300 L/W=0.3/600 L/W=0.14/300

8/11 Backgate ~ - 20V で 照射による V T シフトを補 正 未照射 照射 V BG Backgate 電圧により V T が変化 ⊿ V T =V T ( 未照射 ) ー V T (照射, V BG ) 結果② V T シフトと V b ackgate による 補正 Low Vth Tr 46E14 15E14 8E14 HighV T Tr :- 30~40V I/O Tr:<~ - 40V 8E14 Low Vth Tr

9/11 照射をすると Leak current は増加。 その後、 照射量に依らず一定。 結果③ Leakage と V b ackgate による 補正 HighV T Tr LowV T Tr や I/O Tr の結果 もほぼ同様 Backgate 電圧 ~ - 40V で 照射量 46E14 でも未照射 レベルの Leakage に戻る L/W=0.5/ E14 15E14 8E14 未照射

10/11 gm の gate 長による違い(照射前後) 照射前後で gm に大きな変化はみ られない。 I/O には 46E14 に影響が見られる。 これは、放射線により周辺の回 路が損傷を受けたためだと考え られる。 ⇒再測定で詳細を調べる 結果④ 相互コンダクタンス gm HighV T TrLowV T Tr I/O Tr 未照射 46E14 15E14 8E14

11/11 まとめ 今回 46E*14(1Mev n 換算 /cm 2 ) までの照射実験を行った。 放射線照射により SOI transistor 特性は Threshold Voltage が負のほうにシフトする。 Leak current が増加( NMOS の場合)する。 相互コンダクタンス gm はあまり影響をうけない。 放射線よる影響は酸化膜に蓄積した正電荷によるものなの で Backgate 電圧で特性を回復することができる。 Threshold Voltage シフト : V BG ~ -( 20 ~40) V Leak current : V BG ~ ー 40V 新サンプルを照射して、より詳細に特性変化を調べる 今後の予定

12/11 back up

13/11

14/11 測定 HP4145A 半導体パラメータアナラザー

15/11 transistor TEG chip Base Logic High Vth Low VthI/O 電源電圧 Vdd(V) Gate Length/Width (um) 0.15/ / / / / / / /1000 Gate Oxide (nm) Threshold Voltage Vth(V) Source Drain W L gate

16/11 SOI transistor structures (1)Fully Depleted transistor (FD) (2)Partially Depleted transistor (PD)

17/11 SOI CMOS

18/11 transistor TEG chip L=0.15 W=300 L=0.30 W=600 L=0.30 W=600 L=0.50 W=1000 L=0.50(um) W=1000

19/11 threshold shift : Hvt,IO HighV T TrI/O Tr 46E14 15E14 8E14 46E14 15E14 8E14 8E14 L/W=0.5/1000

20/11 threshold shift HighV T Tr LowV T Tr IO Tr L/W=0.3/600 46E14 15E14 8E14

21/11 threshold shift 46E14 15E14 8E14 L/W=0.14/300 LowV T TrHighV T Tr

22/11 Leak current : Lvt,IO LowV T Tr I/O Tr 未照射 8E14 L/W=0.5/1000

23/11 Leak current HighV T Tr LowV T Tr IO Tr L/W=0.3/600

24/11 Lvt,Hvt ⇒ L/W=0.14/300 は Leakage が大きい L/W=0.3/600 と 0.5/1000 には大きな違いはない IO ⇒ L/W=0.3/600 と 0.5/1000 で Leakage に 差がみられる * セレクター回路のミスにより、一部は 4 つの Tr が並列につながっている( Id は 1/4 にし た) 結果の違いは、単独と4つつながったグ ループ間で見られる。 ⇒新サンプルで再測定が必要 結果② transistor の size による違い * High Vth Tr 8E14 Low Vth Tr 8E14 I/O Tr 8E14

25/11 result(3) 相互コンダクタンス gm 照射によって gm の大きな変化は見られない

26/11 Cox tox buried oxide n+n+ n+n+ p+p+ p- substrate Back gate Bias Source Drain Gate Back Gate p+p+ + +

27/11 SOI Pixel 検出器の特徴 ☆センサー部分とエレクトロニクス部で抵抗値の違うウエ ハーを選択できる ⇒・ Full depletion による高い電荷収集効率 ・ Monolithic Pixel として理想的 ☆センサーとの接続部の浮遊容量が少なく S/N がよい ⇒ノイズが少ない ☆回路が高速、低消費電力、 No latch up 、 Low Leak Current ☆放射線に強く、高温でも動作 ⇒ Super LHC の検出器として有望 !!

28/11 SourceDrain W L gate gmは gate 長が短いと小さくなる 傾向にある。 ← それはうそ。 W/L を一定にし たのはgmが変わらないようにするため Cox の違いで IO のgmが小さい。 0.2 だけ小さい のは4つ組の影響かも? gm=μCox(W/L) ・ (Vgs-Vt)

29/11 N N P BOX n-bulk SiO2 gate +++++ ----- 放射線を受ける と酸化膜に+の 電荷が貯まる backgate

30/11 Floating Body & Body-Tie