PHENIXシリコンピクセル検出器 組み立て後の品質検査

Slides:



Advertisements
Similar presentations
RHIC-PHENIX 実験におけるシ リコン崩壊点検出器 (VTX) の アライメント 浅野秀光 ( 京大理) for the PHENIX collaboration 1 日本物理学会 2011 秋.
Advertisements

高エネルギー加速器研究機構 物質構造研究所-中性子科学研究施設 佐藤節夫
PHENIXシリコンピクセル検出器 組み立て後の品質検査
SOIピクセル検出器用 Digital Libraryの開発
鉄ミョウバンを用いた 磁気冷凍に関する研究
PF-ARフロントエンド部における冷却水流量計に関する評価
W e l c o m ! いい天気♪ W e l c o m ! 腹減った・・・ 暑い~ 夏だね Hey~!! 暇だ。 急げ~!!
Determination of the number of light neutrino species
J-PARC E15実験 A search for deeply bound kaonic nuclear states
相対論的重イオン衝突実験PHENIX におけるシミュレーションによる charm粒子測定の可能性を探る
Belle II 実験に向けた SOI検出器:PIXORの動作確認試験
SOI 技術を用いた pixel 検出器の開発 (放射線損傷試験)
赤外線センサを用いた回路の設計及びそのシミュレーション
GSC Engineering Model SSCチップ と コリメータ
ガス増幅検出器読み出し用フロントエンド ASIC
宇宙線及びβ線源によるSilicon Microstrip Detectorの 動作検査
PHENIXシリコンピクセル検出器ラダーの組み立て
積分型SOI検出器INTPIX3の研究 東北大学4年素粒子加速器実験 葛山 浩教.
ATLAS実験シリコン飛跡検出器の宇宙線テストにおけるノイズ解析
アトラス日本グループ アトラス日本グループのメンバー アトラス日本グループのアトラス建設に対する貢献 計17機関(2016年現在)
PHENIX実験における 陽子・陽子衝突トリガーカウンターのための Photon Conversion Rejector の設計
R&D of MPPC including readout electronics
QUIET Phase-IIに向けた偏光検出器テストシステムの開発
Multi-Pixel Photon Counter(MPPC)の開発
電界効果トランジスタの静特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
理研稀少RIリングの為の TOF検出器の開発 埼玉大学大学院理工学研究科 博士前期課程2年 久保木隆正
大橋 英雄 東京海洋大学 海洋科学部 海洋環境学科
LHC-ATLAS実験 SCTシリコン飛跡検出器のコミッショニング - I
理研におけるレーザーを用いた ガス電子増幅(GEM)フォイルの開発
筑波大学高エネルギー 原子核実験チーム
報告 東大 ICEPP 森研 M2 金子大輔.
新型光検出器MPPCと その読み出しエレクトロニクスの開発
国際リニアコライダーのための FPCCD崩壊点検出器と 読み出しシステムの開発
蓄積イオンビームのトラップからの引き出し
FPCCDバーテックス検出器における ペアバックグラウンドの評価 4年生発表 2010/03/10 素粒子実験グループ 釜井 大輔.
Azimuthal distribution (方位角分布)
研究背景 電荷移行反応とは・・・ 核融合(重水素 + 三重水素→ヘリウム原子核+中性子) ・・・しかし、
理化学研究所 重イオン核物理研究室 馬場 秀忠
R&D of MPPC-1 (The Basic Performance of Multi-Pixel Photon Counters)
高速ピクセル検出器用超高速信号処理システム (FPIX)
Belle II SVDに向けた SOI pixel検出器の検討
MPPCを用いた ハイペロン散乱実験の提案
GeneratorのX線スペクトル解析 私は、generatorのX線スペクトルを測定し、解析をしました。 宇宙物理実験研究室 星 理沙.
アトラス日本グループ アトラス日本グループのメンバー アトラス日本グループのアトラス建設に対する貢献 計17機関169人(2015年現在)
アトラス:シリコンマイクロストリップ(SCT)の運転状況
LHC-ATLAS実験SCTシリコン 飛跡検出器のコミッショニング - II
[内容] 1. 実験の概要 2. ゲルマニウム検出器 3. 今後の計画 4. まとめ
PHENIX実験におけるp+p衝突実験のための
EMCalにおけるπ0粒子の 不変質量分解能の向上
アトラスシリコン半導体飛跡検出器:ATLAS Silicon-strip Tracking Detector
偏光X線の発生過程と その検出法 2004年7月28日 コロキウム 小野健一.
ALICE work at CERN Kenta Mizoguchi, Hisayuki Torii, Yusuke Okada
ダークマター検出器の だあくまたん 低圧ガスでの動作パラメータの最適化 京大理 中村 輝石 NEWAGE 低圧ガス ラドン除去システム
ガス電子増幅器を用いた タイムプロジェクションチェンバー(GEM-TPC)の研究開発
教育用放射線検出器の開発 立教大学物理学科4年 指導教員 07CB024F 川茂唯順 竹谷篤 07CB049K 高橋達矢 村田次郎
石田恭平, 川崎健夫, 高橋克幸 小野裕明A, 宮田等、宮本賀透
京大理 身内賢太朗 平成22年度東京大学宇宙線研究所 共同利用研究成果発表会
ガス電子増幅器を読み出しに用いた タイムプロジェクションチェンバー (GEM-TPC)の開発
HLab meeting 4/22/08 K. Shirotori.
ILCバーテックス検出器のための シミュレーション 2008,3,10 吉田 幸平.
Belle II実験への応用を目指した 崩壊点検出器:PIXOR1の性能評価
ガスの低圧化による ダークマター検出器の高感度化
アトラス:シリコンマイクロストリップ(SCT)の運転状況
HLab meeting 7/08/08 K. Shirotori.
TOBAの現状と今後の計画 坪野研輪講 2012年2月22日 岡田健志.
LHC-ATLAS実験開始に向けた ミュー粒子トリガーシステムの統合試運転
ILC衝突点ビームモニターのための 読み出し回路の開発
ダークマター検出器の 地上実験進捗 だあくまたん 京大理 中村 輝石 ダークマターとは NEWAGE実験 ラドン除去(低バックグラウンド化)
ガス電子増幅器を読み出しに用いた タイムプロジェクションチェンバー (GEM-TPC)の開発
5×5×5㎝3純ヨウ化セシウムシンチレーションカウンターの基礎特性に関する研究
Presentation transcript:

PHENIXシリコンピクセル検出器 組み立て後の品質検査 立教大学 河西実希 秋葉康之A, 秋元亮二B, 浅野秀光C, 池上祐司A, 延與秀人A, 金谷淳平A, 栗田和好, 黒澤真城A, 霜田進A, 関本美知子D, 竹谷篤A, 野宮芳雄A, 羽木洋介, 橋本公瑛, 藤原康平E, 山田豊A, Chuck Pancake F , Eric J. MannelG, Eugene ShaftoF, Nicole Apadula F, Stephen BaumgartA 他PHENIX VTX group 理研A, 東大CNSB, 京大理C, KEKD, 都立産技研E, Stony Brook Uni. F, Nevis Labs Columbia Uni. G

QGP (Quark Gluon Plasma) 1. PHENIX 検出器のアップグレード QGP (Quark Gluon Plasma) 重イオン(金原子核)衝突 重クォークにおける ジェットクエンチング現象 陽子スピンの構造 偏極陽子衝突 グルオン偏極度の精密測定      ・ 重クォーク      ・ g + ジェット ⇒重クォーク(チャーム, ボトム)イベントの識別のため、 2010年シリコン崩壊点検出器(VTX)を衝突点最近傍に設置する。 p, Au VTX 要求精度 アクセプタンス: |h| < 1.2, f < 2p. 崩壊距離測定分解能 ~xxmm. 運動量分解能 : sp/p ~ xx % 低物質量 : X/X0<xxx% - ピクセル : xx% / layer - ストリップ: xx% / layer                 p, Au

2. シリコン崩壊点検出器 (VTX) <ピクセルラダーの概略図> <ピクセルラダーの断面図> ピクセルフルラダー ピクセル層 250mm 13.8mm ピクセルセンサーモジュール×4   ステイブ(支持体+冷却系)  Cu-Al信号読み出しバス 2枚(左側、右側) エポキシ系接着剤 (Araldite2011) ピクセルフルラダー ピクセル層 (r=2.5cm, 5.0cm) 接着剤(100mm) センサー ワイヤーボンディング + 封止剤( Sylgard186 )  チップ ステイブ バス (400mm) <ピクセルラダーの断面図> バンプボンディング ストリップ層 (r=11.6cm, 16.5cm)  アクセプタンス   |h|<1.2, almost 2p in f   ピクセル層(内層2層)   1層目:10ラダー   2層目:20ラダー   ⇒計30組立予定。  ストリップ層(外側2層)

3.ピクセルラダーの品質検査(QA) 今後の流れ 組み立てられたラダー ラダーの輸送 QAテスト@理研 QAテスト@BNL ワイヤーの完全封止 QAテスト@理研 組み込み、実験開始

品質検査(QA) 読み出しチップの制御とデータの取得が読み出しバスを通して行なえる事を確認する。 パラメータ設定  読み出しチップの制御とデータの取得が読み出しバスを通して行なえる事を確認する。 パラメータ設定   ・読み出しチップのthreshold設定   ・読み出しチップの各DAC の設定   ・Noisy pixelのマスク テストパルスを用いる試験  ⇒テストパルスを各読み出しチップへ与え、そのデータを取得できるかを試験する。 放射線源(90Sr)を用いる試験  ⇒ 90Sr から放射されるb線のヒットをセルフトリガで捉える。 

セットアップ PC FEM (DAQ) SPIRO ラダー 電圧供給源 (Front End Module) (読み出し) エクステンダー 3.ピクセルラダーの品質検査(QA) セットアップ FEM (Front End Module) PC (DAQ) SPIRO (読み出し) ラダー エクステンダー (フレキシブル基板) SPIRO LV (ラダー) エクステンダと電気的に接続され、SPIROボードからデータを読みだします。 読みだされたデータはFEMでフォーマットされPHENIX用DAQへ転送される。 HV (センサー) 電圧供給源

3.ピクセルラダーの品質検査(QA) セットアップ FEM SPIRO エクステンダー ラダー

セットアップ 電源供給源 FEM 3.ピクセルラダーの品質検査(QA) SPIRO ラダー PC (DAQ) SPIRO LV (ラダー) エクステンダー ラダー SPIRO LV (ラダー) HV (センサー) エクステンダと電気的に接続され、SPIROボードからデータを読みだします。 読みだされたデータはFEMでフォーマットされPHENIX用DAQへ転送される。 電源供給源

セットアップ ラダーを0℃の冷媒(フッ素系液体HFE)で冷却しなければいけない。 問題点 室温・湿度の変化 ⇒ 結露 3.ピクセルラダーの品質検査(QA) ラダーを0℃の冷媒(フッ素系液体HFE)で冷却しなければいけない。 問題点 室温・湿度の変化 ⇒ 結露 チラーの故障 ⇒ ラダーの熱損傷 セットアップ FEM PC (DAQ) SPIRO エクステンダー ラダー SPIRO LV (ラダー) HV (センサー) 冷却 電源供給源 チラー (冷媒 : 0℃)

セットアップ ベンチボックス 冷却 電源供給源 解決策 結露 ⇒ 窒素ガスで充填した専用の筐体にラダーを入れ、湿度をモニターする。 FEM 3.ピクセルラダーの品質検査(QA) 解決策 結露        ⇒ 窒素ガスで充填した専用の筐体にラダーを入れ、湿度をモニターする。 セットアップ FEM PC (DAQ) N2 ガス ベンチボックス SPIRO エクステンダー ラダー SPIRO 湿度計 LV (ラダー) HV (センサー) 冷却 電源供給源 チラー (冷媒 : 0℃)

ベンチボックス ピクセルラダー N2 ガス(出口) 冷媒(出口) バブラー 湿度計 シリコンゴム 冷媒(入口) N2 ガス(入口) 3.ピクセルラダーの品質検査(QA) ベンチボックス ピクセルラダー N2 ガス(出口) 冷媒(出口) バブラー 湿度計 シリコンゴム 冷媒(入口) N2 ガス(入口)

セットアップ ベンチボックス 冷却 電源供給源 解決策 結露 ⇒ 窒素ガスで充填した専用の筐体にラダーを入れ、湿度をモニターする。 FEM 3.ピクセルラダーの品質検査(QA) 解決策 結露        ⇒ 窒素ガスで充填した専用の筐体にラダーを入れ、湿度をモニターする。 セットアップ FEM PC (DAQ) N2 ガス ベンチボックス SPIRO エクステンダー ラダー SPIRO 湿度計 LV (ラダー) HV (センサー) 冷却 電源供給源 チラー (冷媒 : 0℃)

セットアップ ベンチボックス 冷却 電源供給源 解決策 結露 ⇒ 窒素ガスで充填した専用の筐体にラダーを入れ、湿度をモニターする。 3.ピクセルラダーの品質検査(QA) 解決策 結露        ⇒ 窒素ガスで充填した専用の筐体にラダーを入れ、湿度をモニターする。 ラダーの熱損傷 ⇒ 冷媒の流量・温度をモニターする。 セットアップ FEM PC (DAQ) N2 ガス ベンチボックス SPIRO エクステンダー ラダー SPIRO 湿度計 LV (ラダー) HV (センサー) 冷却 温度計 電源供給源 流量計 チラー (冷媒 : 0℃)

セットアップ ベンチボックス 冷却 電源供給源 条件@室温 筐体内の湿度 : 5%以下 冷媒の温度 : 5℃以下 3.ピクセルラダーの品質検査(QA) 条件@室温 筐体内の湿度 : 5%以下 冷媒の温度 : 5℃以下 冷媒の流量 : 0.5L/min以上 セットアップ FEM PC (DAQ) N2 ガス ベンチボックス SPIRO エクステンダー ラダー SPIRO 湿度計 LV (ラダー) 5%以下 HV (センサー) 冷却 温度計 5℃以下 電源供給源 流量計 0.5L/min以上 チラー (冷媒 : 0℃)

セットアップ ベンチボックス 冷却 電源供給源 条件@室温 筐体内の湿度 : 5%以下 冷媒の温度 : 5℃以下 3.ピクセルラダーの品質検査(QA) 条件@室温 筐体内の湿度 : 5%以下 冷媒の温度 : 5℃以下 冷媒の流量 : 0.5L/min以上 セットアップ FEM PC (DAQ) N2 ガス ベンチボックス SPIRO エクステンダー ラダー SPIRO 湿度計 LV (ラダー) HV (センサー) 冷却 温度計 電源供給源 流量計 チラー (冷媒 : 0℃)

セットアップ インターロック系の導入 ベンチボックス 冷却 電源供給源 制御ボックス 条件@室温 筐体内の湿度 : 5%以下 3.ピクセルラダーの品質検査(QA) 条件@室温 筐体内の湿度 : 5%以下 冷媒の温度 : 5℃以下 冷媒の流量 : 0.5L/min以上 インターロック系の導入 一つでも条件から外れた場合、電磁弁が閉じさらに3つの電源供給源はOFFになる。 セットアップ FEM PC (DAQ) N2 ガス ベンチボックス SPIRO エクステンダー ラダー SPIRO 湿度計 LV (ラダー) HV (センサー) 冷却 温度計 電源供給源 ON 電磁弁 出力 流量計 OFF 制御ボックス チラー (冷媒 : 0℃)

制御ボックス 正面 裏 3.ピクセルラダーの品質検査(QA) 警告ランプ 緑 : 正常 赤 : エラー 流量計 ベンチボックスから チラーへ 電磁弁 出力 湿度 温度 流量 流量計 ベンチボックスから チラーへ 電磁弁開 電磁弁閉 温度計 電磁弁 湿度 [%] ベンチボックスへ チラーから 温度[℃]

インターロック系を含むQAテストベンチを理研・BNLにセットし、 @理研 電圧供給源 制御ボックス FEM インターロック系を含むQAテストベンチを理研・BNLにセットし、 QAテストを行うことができる。 SPIRO + エクステンダー ラダー + ベンチボックス @BNL 電圧供給源 制御ボックス FEM SPIRO + エクステンダー ラダー + ベンチボックス

4.結果 Chip 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 チャンネル数 : 256 [row] ×32 [column] = 8192 [pixel] ピクセルサイズ : 50mm×425mm <ALICE1LHCb r/o チップ> 32 column 256 row 425mm 50mm 256 row 32 column 左側ラダー 右側ラダー テストパルスを各チップへ与えたところ、そのデータを取得できている。

テストパルス試験(入力) Chip 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 左側ラダー 右側ラダー 4.結果 テストパルス試験(入力) Chip 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 256 row 32 column 左側ラダー 右側ラダー Chip1 Chip2 Chip3 Chip4 Chip5 Chip6 Chip7 Chip8 左側ラダー テストパルス入力 テストパルスを各チップへ与えたところ、そのデータを取得できている。 Chip1 Chip2 Chip3 Chip4 Chip5 Chip6 Chip7 Chip8 右側ラダー テストパルス入力

テストパルス試験(出力) Chip 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 左側ラダー 右側ラダー 左側ラダー 4.結果 テストパルス試験(出力) Chip 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 256 row 32 column 左側ラダー 右側ラダー 左側ラダー Chip1 Chip2 Chip3 Chip4 Chip5 Chip6 Chip7 Chip8 右側ラダー Chip1 Chip2 Chip3 Chip4 Chip5 Chip6 Chip7 Chip8

ラダーが正常に動作していることを確認した。 現在、組み立てられたラダーのQAテストを順次行っている。 4.結果 b線試験 Chip 1 2 3 4 5 6 7 8 1 2 3 4 5 6 7 8 90Sr 256 row 左側ラダー 右側ラダー 32 column 左側ラダー Chip1 Chip2 Chip3 Chip4 Chip5 Chip6 Chip7 Chip8 テストパルス試験とb線試験の結果より、 ラダーが正常に動作していることを確認した。 現在、組み立てられたラダーのQAテストを順次行っている。 右側ラダー 全ピクセルにヒットが得られるまで、Srを左から右へ移動させ、β線のヒットを捉える。 ほぼ全ピクセルでヒットデータの取得ができた。 Chip1 Chip2 Chip3 Chip4 Chip5 Chip6 Chip7 Chip8

6.まとめ QAテストベンチにインターロック系を組み込んだ。 理研・BNLでQAを行うことができる。 2010 年PHENIX 本体へのインストールが行われ、 シリコン崩壊点検出器として実験を開始する。

Backup slides

ピクセルラダーの構成 < ピクセルセンサー> <ALICE1LHCb r/o チップ> ×4 chips <ピクセルセンサーモジュール> 2. シリコン崩壊点検出器 (VTX) ピクセルラダーの構成 < ピクセルセンサー> <ALICE1LHCb r/o チップ> 56.72mm 13.92mm ×4 chips 厚さ : 150mm チャンネル数 : 8192個 厚さ : 200mm ピクセルサイズ : 50mm×425mm ピクセル数 : 8192×4 個 <ピクセルセンサーモジュール> 1つのセンサー と 4枚のチップをバンプボンディング接合する。 57mm チップ ピクセルセンサー ~30mm ~380mm 15mm <断面図>