各種波形フォーマット変換 / タイミングダイアグラム描画

Slides:



Advertisements
Similar presentations
IFC 対応 BIM アプリケーション の概観 一般社団法人 IAI 日本 技術検討分科会 足達嘉信.
Advertisements

図示、可視化モジュール ~ pylab と numpy を ちょっと~. pylab とは? ・数学や統計的なグラフを生成するモ ジュール ・インストール pip や easy install からのインストールを推奨 →numpy モジュールなどの前提としている。 Anaconda の場合は標準.
多次元データ 解析・可視化ソフトウェア GAVE A Grid Data Analyzer and Viewer, GAVE 竹本 和彰 北海道大学理学部地球科学科 地球流体力学研究室 4年 2004 年 2 月 3 日.
Word で XML マニュアルを編集 し、 XML を自動組版する 1. XML の自動組版概要 2. Word での原稿入力 アンテナハウス株式会社 2004/09/03.
Quartus Ⅱの簡単な使い方 Combinatorial Logic (組み合わせ論理回路)( P.19 ~ 23 ) ① Implementing Boolean Expressions&Equations (ブール表現とブール式の書き方) ② Declaring Nodes (ノードの宣言)
クリックすると、 [SourceEditor2.0] の インストール / 更新・起動 クリックすると、 [MarkReader2.0] の インストール / 更新・起動 クリックすると、 [MarkReader2.0] の インストール / 更新・起動 SQS ホームページ
応用コース:ワープロを活用する WORD2000 1回目 基礎コースの復習(第1章と付録) 2回目 文字の入力(第2章と第4章)
7-1.WEKOコンテンツ 一括登録 マニュアル Version2.5
Doxygen ~ IGModel を一例にした, 数値モデルのドキュメンテーションにおける Doxygen の利用
SDOPxls2xml操作説明書 version1.0
7-4.WEKOインポート機能による 一括登録 マニュアル Version1.0
情報処理実習 第05回 Excelマクロ機能入門 操作マクロ入門.
VLSI設計論第4回 アキュムレータマシンと 仮遅延シミュレーション
HG/PscanServシリーズ Acrobatとなにが違うのか?
データ取得・解析ソフトウェア CRD分光法用プログラム 各¥600,000より (A/D変換ボード付の選択可)
東京工科大学 コンピュータサイエンス学部 亀田弘之
1 インストール・起動する 「SQS」で検索 SQSホームページ 動作環境 JavaSE 6以上 (JRE6)
コンパイラ 2011年10月17日
Wave Former Pro アナログシグナル操作ガイド
SOIピクセル検出器用 Digital Libraryの開発
画像処理論.
IDLTM/IONTMを使用した UDON (Universe via Darts ON-line) プロトタイプの作成
Microsoft Office InfoPath 2003 概要
Iアプリプログラミング その1  鳥居秀徳.
早稲田大学大学院理工学研究科 情報科学専攻修士2年 後藤滋樹研究室 坂本義裕
Verilog HDL 12月21日(月).
Quartus II 使用法 (ver 9 sp2, 一部ver. 5)
15分でわかる RefWorks 基本操作.
CG基礎 日本文理大学 坪倉篤志 <配布資料-03> 先週 @Learnについて(出欠、課題) ペイントソフトの基本操作 ペイント、文字入力
ブロック線図によるシミュレーション ブロック線図の作成と編集 ブロック線図の保存と読込み ブロック線図の印刷 グラフの印刷
4.2.2 4to1セレクタ.
赤外線センサを用いた回路の設計及びそのシミュレーション
コンパイラ 2012年10月15日
情253 「ディジタルシステム設計 」 (6)BERT5
LabVIEWによる 地上気象観測データ 収集システムの開発
VLSI設計論 慶應義塾大学 理工学部 情報工学科 山﨑 信行
Microsoft Office クイックガイド ~OneNote 2013~
シミュレーション演習 G. 総合演習 (Mathematica演習) システム創成情報工学科
汎用テストベンチ作成ツール を用いた シミュレーションからテストまで
概要 Boxed Economy Simulation Platform(BESP)とその基本構造 BESPの設計・実装におけるポイント!
[2]オシロスコープ 目的 オシロスコープの使い方をマスターする オシロスコープの校正と波形観測(実1,2)
コードクローンに含まれるメソッド呼び出しの 変更度合の分析
コードクローンに含まれるメソッド呼び出しの 変更度合の調査
音声編集ソフトの例:Audacity For Mac, Windows, and Linux
電気・機械・情報概論 VBAプログラミング 第2回 2018年7月2日
VBA ( Visual BASIC for Application) を使えるようにする方法
IMAQ Vision Builderを使用して、グリッドキャリブレーションを行う方法
各種波形フォーマット変換 / タイミングダイアグラム描画ツール
OpenGLを使ったプログラム作成 澤見研究室
Broad Institute GenePattern
○○ ○○○ ○○ ○○○ ○○ ○○○ ○○ ○○○ ○○ ○○○ 会社名 会社名 会社名 会社名 会社名
○○ ○○○ ○○ ○○○ ○○ ○○○ ○○ ○○○ ○○ ○○○ ○○ ○○○ ○○ ○○○ ○○ ○○○ ○○ ○○○ ○○ ○○○
ディジタル回路の設計と CADによるシステム設計
プログラミング言語Ⅰ(実習を含む。), 計算機言語Ⅰ・計算機言語演習Ⅰ, 情報処理言語Ⅰ(実習を含む。)
プロジェクトの エクスポートとインポート 2014/10/7.
DSLはVisualツールのサポート前提
計算機構成 第3回 データパス:計算をするところ テキスト14‐19、29‐35
第13回 2007年7月20日 応用Java (Java/XML).
情報処理 タイマの基礎 R8C タイマの基礎.
第4回 ファイル入出力方法.
情報システム1及び演習 第一回 データベースの概要.
統計ソフトウエアRの基礎.
計算機工学特論 スライド 電気電子工学専攻 修士1年 弓仲研究室 河西良介
設計情報の再利用を目的とした UML図の自動推薦ツール
人工知能特論II 第8回 二宮 崇.
プログラムの差分記述を 容易に行うための レイヤー機構付きIDEの提案
クローン検出ツールを用いた ソフトウェアシステムの類似度調査
コンパイラ 2012年10月11日
1.2 言語処理の諸観点 (1)言語処理の利用分野
昔は,回路図を描いて 素子名やノード番号を付けて テキスト形式で接続状態を 指定してたけど…
Presentation transcript:

各種波形フォーマット変換 / タイミングダイアグラム描画 テストベンチ生成

SynaptiCAD社概要 - Who is SynaptiCAD Inc. ? 創立 1992年 あまり手をつけられていない、タイミング波形編集/解析の周辺に特化して、質の高い安価なツールを供給することにビジネスチャンスを見出し、タイミング波形に関するセンター・ツールを目指して。 創立者 Mr.Daniel Notestein/ Ms.Donna Mitchell 場所   Blacksburg, VA, USA- Virginia Tech の町 社員数  22名(エンジニア15名)

SynaptiCADのツールについて ■SnaptiCAD社は、波形変換/タイミングダイアグラムエディタを中心に  下記のようなツールを提供しております。  GigaWave Viewer –VCD/TDML 波形ビューワ Timing Diagrammer Pro –タイミングダイアグラムエディタ WaveFormer Pro –タイミングダイアグラムエディタ+波形変換 DataSheet Pro –タイミングダイアグラム+波形変換を含む ドキュメント作成支援ツール VeriLogger Extreme –グラフィカルな入力によるテストベクタ 生成機能付きVerilogシミュレータ TestBencher Pro – グラフィカルな入力によるテストベンチ 生成ツール

SynaptiCADツール 主な機能 タイミングダイアグラムの描画/タイミング解析 ・ マウスクリック/ドラッグ&ドロップ ベースによる波形描画 ・ 波形上でのdelay/Setup/Holdよるタイミング解析 ・ 式による、波形入力や値の入力-ランダムな値も入力可 ・ 波形描画画面でドキュメント作成支援 グリッドライン,   タイムコンプレスマーカ ・ Boolean Equationによる信号定義 各種波形フォーマットの変換 ・ロジアナで吸い上げた実機データをシミュレータに利用 ・タイミングダイアグラムから、HDLスティミュラスを生成 ・シミュレータのデータ(vcdファイル)をパタンジェネレータで実機環境で利用

SynaptiCADツール 主な機能 バスファンクション・モデルによる  テストベンチの生成(TBP機能) ・グラフィカルなタイミングダイアグラムから  バスファンクション・モデルを生成(BFM:トランザクション+駆動シーケンス) =複雑なトランザクションを視覚的に編集し維持管理できる ・言語に非依存なタイミングダイアグラムから  テストベンチを生成

タイミングダイアグラム描画機能 マウスクリック/ドラッグ&ドロップ ベースによる直感的な操作で、  タイミングダイアグラム描画をすることが可能です。 波形上でのdelay/Setup/Holdよるタイミング解析、  式による波形入力、Boolean 式による信号定義も可能 ステートボタンで描画したい 波形の種類を決定、時間軸で マウスクリックすることにより 波形を描画。 Boolean 式からの波形生成例 (SIG2は、SIG0とSIG1のANDを  とったもの) delayを与えた例 式からの波形入力例

インポート/エクスポート機能

Import可能なファイル・フォーマット インポート機能 Import可能なファイル・フォーマット Timing Project(syncad) SynaptiCAD wave format VCD Spice CSDF/tr0 Format Synopsys TimeMill TimingDesigner Tektronix Logic Analyzer Test Vector Spreadsheet Agilrent Logic Analyzer その他   インポート  メニュー[Import/Export]>[Import Timing Diagram From]でダイアログを開き[ファイルの種類]プルダウンメニューからファイルの種類を選び、任意のファイルを選択しタイミングダイアグラム上に開きます。  インポートしたファイルは、.btimファイルとして保存できます。 メニュー[File]>[Save as…]選び、  開いたダイアログの[ファイルの種類]プルダウンメニューから[Timing Diagram – Binary (*.bitm)]を 選択し保存します。

Export可能なファイル・フォーマット エクスポート機能 Export可能なファイル・フォーマット Timing Project(syncad) SynaptiCAD wave format VCD VHDL Verilog Spice source Hspice source Pspice digital HSim Spice Abel stimulus Tektronix Test Vector Agilent Pattern Generator PI-2005 Pattern Generator STIL Test Vectors その他   エクスポート  メニュー[Import/Export]>[Export Timing Diagram As…]選び、 開いたダイアログの[ファイルの種類]プルダウンメニューからエクスポートする ファイルフォーマットを選び保存します。

バスファンクション・モデル によるテストベンチ生成(TBP) MUTとTBの「ヤリトリ」を バス・トランザクション要素とその駆動シーケンスに「分解」 BFM = トランザクション+駆動シーケンス MUT( HDL~*.vhd/*.v ) + トランザクション(*.tim) + テストベンチ・スクリプト  => テストベンチ(HDL~*.vhd/*.v)

バスファンクション・モデル によるテストベンチ生成(TBP) トランザクション 各トランザクションは、再利用可能な波形タイミングモデルとして記述 => *.btim ファイル addr、dataのパラメタライズ ・パラメータ化したステート  変数を使用したタイミング値 ・ドライブ信号と期待値信号を  カラー表示で区別 ・サンプル値に対する  if~then~elseの検証

バスファンクション・モデル によるテストベンチ生成(TBP) 駆動シーケンス 定義した 「パラメタライズド」トランザクションを 駆動するシーケンスプログラムを 「擬似コード」で記述 =>テストベンチ・スクリプト 観測、照合の記述も含む トランザクションのコール Apply_tbread(…)など トップレベルにおけるさまざまなプロセスの定義 for loopなど トップレベル・モジュールにおいて、 トランザクションのシーケンスを定義

計測器データのインポート/エクスポート 実機動作検証 - シミュレータの入力波形を実機への入力信号に、 実機動作検証 - シミュレータの入力波形を実機への入力信号に、 出力波形は期待値としてサンプリングした信号と比較 シミュレーション結果と 実機データをマージして 同一信号名を自動比較し 差異をハイライト WaveFormer Pro で入力信号を変換 シミュレーション結果 (VHDL / Verilog・・) パタン・ジェネレータ 実チップ(またはボード) マージ マージ WaveFormer へ 比較 実機からのデータを WaveFormer Pro へ読み込み ロジック・アナライザ

波形からVerilogパタ-ンの生成 波形 Verilog 。。。(略)。。。 module stimulus(CLK0, SIG0, SIG1, SIG2); output CLK0; output SIG0; output [3:0] SIG1; output SIG2; reg SIG0_driver; 。。。(略)。。。 begin #50.0; SIG2_driver <= 1'b0; SIG0_driver <= 1'b1; SIG1_driver <= 4'h8;   Verilogパターンの生成   前ページのエクスポートと同じになります、メニュー[Import/Export]>[Export Timing Diagram As…]を選び、開いたダイアログの[ファイルの種類]プルダウンメニューから[Velilog(*.)]を選び保存します。  なお、生成されたファイルは自動的にReport windowに表示されます。 もし、Report windowが表示されていない場合、メニュー>WindowからReportを選び表示します。

InterLink 有限会社 インターリンク 231-0023 横浜市中区山下町 252 グランベル横浜9F TEL:045-663-5940 FAX:045-663-5945   ilink_sales@ilink.co.jp http://www.ilink.co.jp *本資料の無断複製・転載を禁じます。