福永 力 ; Chikara Fukunaga 1 パイプライン構造（内容 1 ） Pipeline structure （ Contents 1 ） パイプラインの考え方 Background idea of a Pipeline DLX （仮想 RISC ）命令セット DLX （ virtual.

Presentation on theme: "福永 力 ; Chikara Fukunaga 1 パイプライン構造（内容 1 ） Pipeline structure （ Contents 1 ） パイプラインの考え方 Background idea of a Pipeline DLX （仮想 RISC ）命令セット DLX （ virtual."— Presentation transcript:

1 福永 力 ; Chikara Fukunaga 1 パイプライン構造（内容 1 ） Pipeline structure （ Contents 1 ） パイプラインの考え方 Background idea of a Pipeline DLX （仮想 RISC ）命令セット DLX （ virtual machine by H & P ） （ RISC ）命令セットパイプライン構造 Pipe line stages for (RISC) Instruction set CPI&MIPS （ Million Instruction Per Sec. ）

2 パイプライン構造（内容 2 ） Pipeline structure （ Contents 2 ） ハザード・コンフリクト Hazards/Conflicts スムーズなパイプライン処理を阻む要 因 Factors for blocking of smooth pipeline processes 構造的（ Structural ） Hazard Data Hazard 制御（ Control ） Hazard ソフトウェアパイプライン Software Pipeline 福永 力 ; Chikara Fukunaga 2

3 3 パイプラインの考え方 Ideas of a Pipeline 1 命令の実行をいくつか（ n ）の工程に分解し異 なる工程を並列に動作させる． The Processing of one instruction can be divided into several independent stages. Each stage can be processed in parallel for different instructions. 結果的に数個の命令が並列動作している ようにみせかけ 1 命令あたりの消費クロック数 を少なくみせるしかけ． It is looked like several instructions processed in one clock period, the number of clocks/instr. can be said to be less than sequential processing

4 DLX (Virtual RISC machine) 命令セット Instruction set 福永 力 ; Chikara Fukunaga 4

5 5 （ RISC ）命令セットパイプライン構造 Pipeline structure of (RISC) Instruction set IF: Instruction Fetch ID&RF: Instruction Decode & Registers fetch EX: Execution MEM: Memory Access & Branch completion WB: Write Back

6 福永 力 ; Chikara Fukunaga 6 IF: IR ← Mem[PC], PC←PC+4 ID&RF: A←Rs 0 （ IR 6-10 ), B←Rs 1 (IR 11-15 ), IMM←Sgn^IR 16-31 EX: Memory: ALUout ← A + IMM ALU op.: ALUout ← (A op B) or (A op IMM) Branch: ALUout ←PC+IMM, cond←A op 0 MEM: MDR←M[ALUout] (Load) or M[ALUout] ← B (Store) if(cond) PC ← ALUout ALUout1 ← ALUout WB:Rd ← MR(Load) Register-Register ALU op. : Rd （ IR 16-20 ) ← ALUout1 Regsiter-Imm. ALU op. : Rd(IR 11-15 ) ← ALUout1 Load: Rd(IR 11-15 ) ← MDR Registers: GPR0-31:General PC: Program Counter IR: Instruction Register A,B,IMM ALUout,ALUout1 MDR Registers: GPR0-31:General PC: Program Counter IR: Instruction Register A,B,IMM ALUout,ALUout1 MDR

7 福永 力 ; Chikara Fukunaga 7 パイプライン制御 Pipeline control パイプラインによる制御がない場合，３命令で 15 サ イクル 3 instructions with 15 cycles if no pipeline mechanism （理想的）パイプラインによる制御 Idealized control of pipeline ５ instructions/9 clock cycles CPI （ Clocks per Instruction ） =9/5=1.8

8 福永 力 ; Chikara Fukunaga 8 MIPS 値 MIPS （ Million Instructions per Second ） 定義（ Definition ） : MIPS=Clock Frequency （ MHz ） ÷CPI （ Dhrystone MIPS とは別の定義） (Dhrystone MIPS is a different definition for CPU performance) If clock cycle is 100MHz, then And if CPI=1.8 、 MIPS=100/1.8=55.55 ここで IF,ID,EX,MEM,WB を 1clock でこなすと仮定 （ We assume each stage with 1 clock) Pentium （初期）は CPI 平均 0.7 （といわれている），ク ロック 100MHz で MIPS 〜 143 Average CPI of Pentium (oldest version) is (told as) 0.7, and MIPS is estimated as ~143 if 100MHz clock

9 福永 力 ; Chikara Fukunaga 9 スムーズなパイプライン処理の乱れ Various factors of Pipeline stalls さまざまな制約によりパイプライン処理は理想的に動かない → これをハザード（ hazard ）あるいはコンフリクト（ conflict ）と 呼んだりする Stalls of a pipeline, which will be occurred with various reasons are called hazards or conflicts. 今まで工夫をこらしてさまざまな（後述の）ハザード対策を 行ってきた．しかしその対策が新たなハザードを生むと行った 具合で大変むずかしい問題が存在する． Various measures against hazards has been taken (will be introduced later). There may be several inherent problems to eliminate hazards since the measures produce another kind of hazards. パイプライン処理技術の発展とは H/W ， S/W ともにこのハザード 対策といってよい Development of pipeline technique embedded in modern processors is just to measure/kill the hazards for both h/w and s/w

10 福永 力 ; Chikara Fukunaga 10 ハザードの原因別分類（ 1 ） Classification of Hazards with factors （ 1 ） 1. 構造的ハザード（ユニットコンフリクト） Structural hazards(Unit conflict) Cache の各ステージでの取り合い ⇒ I-cache と D-cache を分け る Cache sharing in several stages ALU の取り合い⇒ ALU sharing in several stages ⇒ メモリアドレス計算ユニットと算術演算ユニットの分離 Two ALUs for immediate value (memory address) calcul and ALU operation 即値アドレス計算を ALU 演算命令には使わない（ DLX の考 え方） Instructions with ALU are never implemented the address modifier logic 算術演算（整数と浮動小数点で異なるユニット利用） Different ALUs for floating points and integers

11 福永 力 ; Chikara Fukunaga 11 ハザードの原因別分類（ 2 ） Classification of Hazards with factors （ 2 ） 2. データハザード（ Data Hazard ） とりあえず RAW （ Read After Write ）なる状況を考える． Only RAW situation must be considered seriously WAR （ Write after read ）， WAW （ Write after Write ）は通常 起きないと考えられる． Neither WAR nor WAW can be out of scope for the moment 3. コントロール（制御）ハザード /Control hazards 分岐命令後次の実行アドレス決定までのもたつき． Dead time introduced in decision of Target Address for a Branch instruction パイプラインのステージ進行がハザードでもたつく ことを「 stall 」あるいは「 interlock 」と呼ぶ Time taking (idling) for moving of stage by stage due to hazards is generally called “stall” or “interlock”

12 DLX アセンブリプログラム例 An example program of DLX assembly 福永 力 ; Chikara Fukunaga 12 コラーツ数列（ Collatz sequence ） 初項の値を n とする（プログラムでは値 123 を r1 に入れている） Initial value is set to n (The example sets 123 to r1 as the init. Value) 次項はもし n が奇数なら 3*n+1 ，偶数なら n/2 で与える The next term will be 3*n+1 if n is odd, else n/2 タグ ( Tag ) （アドレスに名前付け Naming to an address ） 命令 （ Instructions ） operand Comment

13 データ（ RAW ）ハザード例 Data(RAW) Hazard for(i=0;i<100;i++) a[i]=a[i]+b[i]+c[i+1]; Example of RAW stalls in a primitive pipeline processing 29 cycles 福永 力 ; Chikara Fukunaga 13

14 データハザード回避策 (1) Avoidance of Data Hazard(1) Pipeline forwarding (19 cycles) 福永 力 ; Chikara Fukunaga 14

15 命令を発行順ではなく自由に並びかえパイプラインの効率を高 めるコンパイラの導入（ 15 cycles ） To have a good compiler in order to execute instructions in out of order for the pipeline (15cycles) オレンジ部は命令の実行順序を元のそれから変えた．結果に影 響はないが stall は減っている． Instructions in the orange parts are changed their execution order from the original coding. Stalls can be eliminated drastically. 福永 力 ; Chikara Fukunaga 15 データハザード回避策 (2) Avoidance of Data Hazard(2)

16 コントロールハザード Control Hazard 分岐命令によりひき起されるハザード Hazards triggered by branch instructions 条件分岐（ beqz, bnez ）は条件成立（ taken ）で分岐アドレス以降の命令、 不成立（ not taken ）で直後の命令に移行 An instruction at the target address will be executed next if the branch condition is met (taken), else one after the branch will be done (not taken). 福永 力 ; Chikara Fukunaga 16

17 分岐命令によるストール例 Example of a stall caused by a branch instruction ブランチ命令に cond の真偽は MEM ステージで確定す る．そこまで次のアドレスは決められない． True/False in branch condition is determined in MEM stage. Target address can not be determined until this stage 福永 力 ; Chikara Fukunaga 17 Not taken (3 stalls) Taken (3 stalls)

18 遅延分岐 Delay Branch 分岐先判明までの時間を有効に使うためその次に 数スロット命令を追加する．分岐先判明後に分岐 先命令実行 Several instructions which are not critical for the branch operation will be installed until the branch address is fixed. もし命令数が分岐先判明までのスロット数と同じ であればストールはない． If you can insert number of instructions as same as one for the decision needed, no stall will be observed 福永 力 ; Chikara Fukunaga 18 分岐命令のストール対策（ 1 ） Elimination of stalls of Branch instructions (1)

19 遅延分岐例 An example of delayed branch addi r4,r4,#4 は taken/not taken に関わらず実行される addi r4,r4,#4 will be done always regardless of the branch condition この命令を branch 命令後に実行させることによりス トールを減らせる Number of stalls can be reduced if this instruction is put after the branch 福永 力 ; Chikara Fukunaga 19

20 分岐命令のストール対策（ 2 ） Elimination of stalls of Branch instructions (2) Taken/Not taken をできるだけ前のステージで決める Taken /Not taken should be determined in as forward stage as possible 分岐先アドレスもできるだけ前のステージで決める Branch Target Address should be also determined in as forward stage as possible 分岐命令は以下のように ID&RF で条件成立ととび先の確定を行う Conditon and target address decision is done in ID&RF stage 分岐命令は以下のようになる．命令のデコード途中なので赤い 部分はすべての命令で実行されるようにする ID&RF stage of Branch instruction is done in the following way; all the instruction should perform steps indicated in red because branch is not decoded; 福永 力 ; Chikara Fukunaga 20 IF: IR ← Mem[PC], PC ← PC+4 ID&RF: A←Rs 0 （ IR 6-10 ), B←Rs 1 (IR 11-15 ), BTA ← Sgn^IR 16-31, if (Rs 0 op 0) PC ← BTA EX: MEM: WB:

21 分岐命令のストール対策（ 2 ） Elimination of stalls in Branch （ 2 ） もし ID ステージで前スライドのような前倒しが可能なら if the determination of the branch (T/NT) and BTA can be done in the forward stage, Not taken でのストールはなくなるが Taken では 1 ストール発生 No Stall in the case of Not taken, but still 1 stalls in Taken この手続きでは Not taken 優勢として次の命令の IF ステージを進めている In this algorithm, the instruction in not taken is assumed to be done next 福永 力 ; Chikara Fukunaga 21

22 福永 力 ; Chikara Fukunaga 22 静的分岐予測（ 1 ） Static Prediction of Branch (1) 静的予測（予測違いによる被害が小さいように）： Static Branch prediction (in order not to make serious hazards) プログラムの特質を考慮した分岐の予測を行う Branch prediction with program characteristics 一般にプログラムは 11-17% の条件分岐， 2-8% の無条件分岐 を含んでいる Normally a program contains 11-17% of conditional branch, and 2-8% of unconditional branch 条件分岐の taken 確率〜 50% probability of taken in a conditional branch ~50% loop 構成の条件分岐の taken 確率 >90% probability of taken in a conditional branch used in a loop >90% bit test の条件分岐のほとんどは not-taken results of conditional branch with bit test is almost not taken

23 静的分岐予測（続き） Static Branch prediction (cont’d) あらかじめ条件分岐がループの場合（分岐先が現在番地より 手前）は 9 割 taken ， 1 割 not-taken としてしまう Branch condition in a loop (target address is in front of the current address) is set to taken 90%, not taken 10% If （条件） then A… else B… の場合， A… のほうがメジャーなの ではとの設定 In the case of If (condition) A… else B…, fixed as A… is prior than B… 福永 力 ; Chikara Fukunaga 23 静的分岐予測（ 2 ） Static Prediction of Branch (2)

24 福永 力 ; Chikara Fukunaga 24 動的分岐予測 1 （ BPB ） Dynamical Branch Prediction (1) 分岐予測バッファ（キャッシュ） Branch Prediction Buffer; BPB (Cache) コンパイル時にブランチ命令のアド レス を BPB に登録しておく．予測のため 2 ビット分用意する The addresses of branch instructions are registered in BPB at compilation, T/N is predicted with twice occurrence of the branch. 2bits for prediction are prepared. ID ステージで分岐命令と判明したら， BPB を参照して次回予測 Taken/Not taken を得る， If a branch instruction at ID stage is confirmed, the processor predicts its Taken/Not taken by referring the BPB.

25 BPB の 2 ビット分岐予測論理 2 bit prediction logic of BPB T/N is 次回予測（ Next prediction ） D/S is 前回実績（ Previous score ） Update of the BPB is done dynamically もし前回の結果が T/N と一致なら， 次回予測もその T/N とする． If D/S=T/N, T/N is used for the next 今回の結果が T/N の反対の場合， 次回予測ははずれの回数による． If D/S != T/N, next T/N will be dependent on the number of failures. 福永 力 ; Chikara Fukunaga 25

26 福永 力 ; Chikara Fukunaga 26 動的分岐予測 2 （ BTB ） Dynamic Branch Prediction 2 分岐標的バッファ（ Branch Target Buffer; BTB ） 分岐の taken/not-taken のみならず，分岐先予測も行う． BTB に分岐履歴を保持しておく． Branch address prediction will be don as well as T/N prediction. IF- ステージで命令アドレスを常に（どの命令でも） BTB で検索し Search of the instruction address in the BTB at IF-stage for every instruction, and 一致があればそれは分岐命令であり， predicted address field に登録されているア ドレスにすみやかに移動．そのアドレスでの IF- ステージ実行（ストールなし） If a matching is found, the instruction is regarded as a branch, then IF-stage for the instruction of the destination address registered in the table is stared immediately 一致なければ通常パイプラインフロー No matching, normal pipeline flow

27 スーパーパイプライン Super-pipeline 1. 命令実行を加速させるひとつの方法 Another way to boost instruction execution 2. ステージ数を増加させる（ 6 から 20 ステージ、 Core 2 は 14 ステージ）． Increased number of stages (6 〜 20 stages, Core 2 has 14 stages). 3. 各ステージの動作の単純化 simplify the functionality of each stage 4.3 と 4 で high clock freq. を達成させる． With items 3 and 4, Clock freq. can be increased 5. しかし data hazard 対策と高度な分岐予測が必要 But careful treatment for data hazard and super technique of branch prediction are indispensable 福永 力 ; Chikara Fukunaga 27

28 Super-pipeline 例（ Example ） もし各ステージ 1 クロックで動作させると If we operate pipeline with 1 stage/clock, CPI (Clock per Instruction) for 5 stage pl = 8/4, but one for 10 stage = 13/4=3.25 5 stage 10 stage しかしもし Freq. を ×1.666 up させると 3.25×0.6=1.95 、 If Freq. is increased 60%, 3.25×0.6=1.95 同程度以上の性能が得られる． Comparable performance can be gotten. 福永 力 ; Chikara Fukunaga 28

29 福永 力 ; Chikara Fukunaga 29 SAXPY 計算 SAXYPY calculation Z[i]=a*X[i]+Y[i] :SAXPY 単精度 ax i +y i という計算 Z[i]=a*X[i]+Y[i]:SAXPY;Single precision AX Plus Y calculation 単純なパイプラインではデータハザード（ RAW ）によるストール が多発 Many stalls due to Data (RAW) hazards with the simple pipeline 繰返し 1 回で 24 cycles 24 cycles required for a turn in the loop

30 福永 力 ; Chikara Fukunaga 30 ループ展開（ Loop Unrolling ） RISC スタイルの CPU では数多くの汎用レジスタがあるのでループ内を レジスタを豊富に使い書き直す Use general purpose registers as much as possible for instructions in a loop 3 回分の繰り返しを 1 回のループに展開（ unroll ）する． 3 original loops into one big loop with loop unrolling technique

31 福永 力 ; Chikara Fukunaga 31 SAXPY Software Pipeline １つのループをいくつかのステージに分ける． Instructions in the loop can be divided into several stages １つのループ内でステージごとに異なるデータ領域への操作を行う Each stage handles different region of data arrays Storing of r8 to Z[i] Modification of r8 (Y[i+1]) with r8+r10 Preparation of r10(a×X[i+2])

32 福永 力 ; Chikara Fukunaga 32 Software pipeline - 考え方（ 1 ） -background idea(1) SAXPY のような処理ループで同じレジスタの取り合いが RAW データハザー ド Sharing of a few registers makes the RAW data hazards in the SAXPY loop 処理をパイプライン的に捉え直す Process in the loop can be reconstructed with the idea of a pipelin 各ステージでは処理用レジスタを異なるものにする．結果的にハザードを 減らせる Use different register sets for different stage in the loop will reduce the hazardous situations.

33 福永 力 ; Chikara Fukunaga 33 Software pipeline - 考え方（ 2 ） -background idea(2) 先の SAXPY のソフトウェアパイプラインプログラムを C で書いてみよ う： C like program expression for SAXPY with Software pipeline 機械語プログラムでは主ループの前（プロローグ）と後（エピロー グ）の記述を抜かしてあった． The programs expressed in DLX assembly ignored both the prolog and epilog parts