SOI-STJ 研究開発の現状 Neutrino decay collaboration meeting 2014 / 6 / 17 笠原 宏太.

Presentation on theme: "SOI-STJ 研究開発の現状 Neutrino decay collaboration meeting 2014 / 6 / 17 笠原 宏太."— Presentation transcript:

1 SOI-STJ 研究開発の現状 Neutrino decay collaboration meeting 2014 / 6 / 17 笠原 宏太

2 Outline  SOI-STJ の導入  極低温アンプへの要求  SOI-STJ 研究開発の現状  Nb/Al-STJ の電流電圧特性  SOIFET の電流電圧特性  SOIFET の消費電力  今後とまとめ

3 SOI-STJ 導入の動機  Nb/Al-STJ は原理的には遠赤外光 1 光子の観測が可能であるが、それには至って いない。  原因としては、冷凍機内部からの配線の引き回しを経て、常温で信号を増幅し ているため、その間に信号がノイズに埋もれてしまう。  極低温 (4K 程度 ) で動作するアンプを用いれば、冷凍機内部に設置し、 STJ の信号がノイズに埋もれる前に増幅し、冷凍機外部で読み出せる。  JAXA により、 FD(Fully-Depleted)-SOI プロセスで形成された SOIFET が 4K で動作す るとの報告。筑波大学素粒子実験研究室では KEK 測定器開発室 SOI グループにも 所属している。 AIPC 1185, 286-289 (2009) SOIFET と STJ 検出器を組み合わせ た SOI-STJ 検出器の導入。

4 Requirement for the amplifier of STJ readout.  Speed 電荷積分の範囲を 1uS~4uS 程度にする予定。  Low power consumption 3He sorption 冷凍機の冷却能力は 400uW  Operation at ultra-low temperature リーク電流の原因としては熱励起によるクーパー対 の破壊 ( 赤曲線 ) と不完全な junction の形成 ( 青点線 ) が挙 げられる。遠赤外光 1 光子観測には 100pA 以下という 要求 (G al =10) STJ のクオリティによるリーク電流はジャンクション サイズを小さくすることで達成できる見込み。 今年度からは STJ のプロセスに関しては産総研に技術 委託。 100pA@800mK To 100pA 1. 熱励起によるリーク電流を抑える ためには 800mK での動作が要求され る。 2. 低消費電力 3. 1MHz 程度までの動作 Temperature Dependence of Dark Current with Nb/Al-STJ(10000um 2 )

5 Via(W) for Electrical Contact What’s SOI-STJ ? 増幅回路の形成された SOI 基板上に Nb/Al-STJ を 直接形成。 冷凍機内部での信号の増幅が可能。 S/N の向上が期待できる。 集積化にも対応可能。 The first prototype of SOI-STJ 導入段階として、 FET 単体の形成された SOI 基板に Nb/Al-STJ を成膜。 SOI-FET は STJ の形成後も動作可能か。極低温において 我々の要求を満たすか。 Nb/Al-STJ は SOI 基板上でも動作するか ( リーク電流等 ) 。 SOI-STJ STJ Capacitance FET 700 um 640 um SOI-STJ Circuit STJ C Gate Drain Source

6 SOI 基板上の Nb/Al-STJ の性能評価 Refrigerator 1K Ohm Readout circuit 2 mV /DIV. 1 mA /DIV. 500uV /DIV. 10 nA /DIV. 2mV /DIV. 50uA /DIV. 2 mV /DIV. 1 mA /DIV. I c ～ 200uA Nb/Al-STJ 50um 角の Nb/Al-STJ を SOI 基板上に形成し、希釈冷 凍機での 700mK において性能評価を行った。  ジョセフソン接合素子特有の電流電圧特 性を得た。  リーク電流も Si 基板上に形成したものと 同程度。  リークカレント @ 0.5mV ： 6nA.  Si 基板上に形成する Nb/Al- STJ(100um x 100um) : 10nA.  Quality Factor (R dynamic /R normal ) On Si wafer : 5 x 10 5 On SOI wafer : 3 x 10 5 B=35 G

7 Nb/Al-STJ 成膜後の SOIFET 性能評価 NMOS(690-750mK) Width = 1000um Length = 1um PMOS(750mK) Width = 1000um Length = 1um NMOS PMOS Excellent performance !! 800mK 以下の温度領域で、 STJ 成 膜後の SOI-FET の極低温動作を NMOS 、 PMOS 共に確認した。 相互コンダクタンスも温度依存 性はあるが、増幅器としての動 作は十分に期待できる。 STJ の形成によるダメージ等は なく、 NMOS 、 PMOS 共に温度 動作領域の要求は満たす。 Ids [A] -Ids [A] V gs [V] g m [S] V ds [V]

8 SOI-FET の消費電力。 Width = 1.42um Length = 0.42um @830mK Vgs=0.8V Vgs=0.9V Vgs=1.0V SOIFET を飽和領域に設定しておくために十分 な V ds 電圧値 : 0.5 V 飽和領域における電流値 (I ds )@Vgs = 0.8V : 0.09 uA Power consumption = 0.5 V ×0.09 uA = 45 nW/FET in case of W/L=1.42um/0.42um  ロケット実験での測定系の決定後、アンプ に対しての要求が確定。  FET を閾電圧付近での動作や多段増幅等、で きるだけ低消費電力にする回路設計が必要。

9 3. Frequency dependence of SOIFET r0 500uV /DIV. 1uS /DIV. Signal (1.5uS)  SOI 基板上の Nb/Al-STJ を用いて光応答測定を行 い、信号も確認した。 信号が 1uS であるから、 S/N を最も大きく するためには 1MHz 以上の動作が必要.  極低温における増幅器とし ての動作も確認した。  現在の回路では出力イン ピーダンスの大きさから 1MHz 達成は難しい。 Set GAIN 8.7 @ LHe temp.

10 SOI-STJ3 号導入 読み出し回路のテストのため、バッファ付 SOI-STJ を設計。 ( 導 入段階として 3He sorption 冷凍機の典型的な冷却能力である 400uW 以下になる様に W/L を選択 ) ① 前回までは負荷抵抗を用いていたが、 PMOS に変更。飽和領域で動作させ、 O(10 7~8 )Ohm ② 増幅に用いる NMOS のバイアス電圧がかなりふらつく。抵抗のフィード バックを入れる事で適切なバイアス点で落ち着かせる。波形はこの抵抗と 増幅のための NMOS ゲートキャパシタンスの RC で決まる。 ③ 不可抵抗を PMOS にして GAIN は 100 程度に設定できたが、出力インピーダ ンスが非常に高くなってしまっている。出力前にバッファを入れる。 SOI-STJ2 との違い 現在、 Nb/Al-STJ 成膜中。 SOI-STJ 実現のためにはアンプの出力インピーダンスを小さくす る必要がある。

11 まとめ  Nb/Al-STJ を用いて遠赤外光 1 光子の観測を目指し， SOI-STJ 一体型光検出器の研究開発を行っている。  STJ 形成後の SOIFET が pMOS 、 nMOS 共に STJ の温度動作 領域で正常に動作する事を確認した。  SOI 基板上に形成した Nb/Al-STJ も Si 基板上のものとほ ぼ同程度のクオリティで作成可能である事を示した。

12 12 June. 6 th 2014 TIPP ‘14 Back Up Slides

13 13 June. 6 th 2014 TIPP ‘14 How can we check the performance of STJ??  Josephson Junction has distinctive I-V curve.  The leakage current at operation voltage(0.5mV) deteriorate of energy resolution. To discriminate signal from leakage current fluctuation, the leak current of the Nb/Al-STJ should be below 100pA(Our best sample has 10nA).  Blue region Cooper pairs can go through directly the other electrode due to larger bias than gap energy.  Red region The cooper pair tunneling Current is seen at V = 0V. This is suppressed during applying Magnetic fields. The I-V curve of Josephson junction

14 14 June. 6 th 2014 TIPP ‘14 Trapping Gain STJ Back tunneling  When quasi-particle that is created around insulator go through the insulator layer, then quasi-particle break cooper pair in opposite layer and make cooper pair with one of quasi-particles.

15 15 June. 6 th 2014 TIPP ‘14 I-V curve of SOIFET @ ultra-low temperature SOI-FET Gate Metal Channel Width(w) Channel Length(L) w=1.42um, l = 0.4um @830mK w=1um×4, l = 1um @830mK w=10um×4, l = 1um @830mK We can see the I-V curve for each W/L value.

16 16 June. 6 th 2014 TIPP ‘14 Requirement for leakage current of Nb/Al-STJ When far-infrared single photon incident to the Nb/Al-STJ, Number of created quasi-particle in STJ is around 100e(assuming Gal = 10). We want to separate between the signal and pedestal (3 sigma). so requirement for fluctuation of the leakage current of STJ is follow. If we assume that integration width is 1.5 uS, our requirement for the leakage current is…

17 17 June. 6 th 2014 TIPP ‘14 Temperature Dependence of I-V curve Threshold voltage is changed. But the other properties are almost unchanged.

18 18 June. 6 th 2014 TIPP ‘14 Energy resolution of Nb/Al-STJ Energy Resolution of STJ F : Fano Factor Δ :Gap energy E : Photon energy For 25meV single photon

19 Mar. 18 th 2014 19 SCD review SOI(Silicon on Insulator) と極低温でのふるま い ・・・ FET 等の素子を絶縁膜上に形成する技術。 Silicon on Insulator 通常 PN 接合逆バイアスによる空乏層で素子間を分離するのに対し、絶 縁膜により分離されるためクロストークノイズが小さく、集積化に優れ ている。 Bulk-CMOS SOI-CMOS 極低温での動作 通常、極低温における FET はキャリアの移動度が上昇する事により、 空乏層で電荷が次々と生成されてしまう。 ・・・過電流や発生した電荷が BODY 領域に帯電することによる閾 電圧の変動等の誤作動の原因となる。  チャンネル領域が薄い ( 空乏層領域の小さい )FD-SOI プロセスによって形成された MOSFET では上記の誤 作動が抑えられる。  また、 source-tie type を用いる事で、空乏層内で発 生した電荷が Body に帯電することをふせぐ。 FD-SOIPD-SOI

20 20 SOI 上の Nb/Al-STJ の光応答信号 500uV /DIV. 1uS /DIV. Pedestal Signal 1kOhm 50um 角の STJ に可視光レーザー (465nm) を 20 パ ルス (50MHz) 照射し、 STJ の電圧変化を確認した。 このときの発生電荷量の パルス波高分布から photon 数 を見積もると、 Noise (2uS) Signal (2uS) M : Mean σ : signal RMS σ p : pedestal RMS SOI 上に形成した STJ 検出器の 可視光 (465nm) に対しての応 答を確認した。 1k STJ Refrigerator For Current For Voltage

21 21 SOIFET の増幅器としてのふるまい 設定した増幅率 26.7 実測値 27 設定した増幅率 17.0 実測値 18 ニュートリノ崩壊光探 索 における Nb/Al- STJ1pixe l に対して予想される 検出レートは 200- 300Hz

22 SOI-STJ3 回路 SOI-STJ3 Chip SOI-STJ2Chip 上回路との違いを点 線で示す。 ② ① ③ ① 前回までは負荷抵抗を用いて いたが、 PMOS に変更。飽和領 域で動作させ、 O(10 7~8 )Ohm ② 増幅の用いる NMOS のバイア ス電圧がかなりふらつく。抵抗 のフィードバックを入れる事で 適切なバイアス点で落ち着かせ る。波形はこの抵抗と増幅のた めの NMOS ゲートキャパシタン スの RC で決まる。 ③ 不可抵抗を PMOS にして GAIN は 100 程度に設定できたが、出 力インピーダンスが非常に高く なってしまっている。出力前に バッファを入れる。 Vout

23 SOI-STJ3 回路 SOI-STJ3 Chip 1.8V 消費電力は OXFORD[Helium 3 Refrigerator with sorption pump - HelioxVL] の Cooling power が 400uW at 10 hrs と書いてあったので、 Ia : 10 uA Ib : 50 uA 電流値の要求が決まれば FET の W/L の比を決められる。 Ia Ib Vout FET 電流電圧特性 から分かる。 今後極低温でこれ も測っとくべき。 確実に ON にす るために 0.2 と した。 飽和領域でのドレイン電流 C = 18 pF

24 SOI-STJ3 Simulation 回路 バッファ回路の利得 ～ 0.85 出力インピーダンス : 1.3 K Ohm STJ 生成電荷量によって抵抗値を調節。 できるだけ抵抗を小さくしたいけど、電 荷量が少ないと抵抗を大きくしないとダ メ。 あと、この GATE 電圧だけは ±25mV くらいの精度で決めたい。 100mV くらいずれても信号は見れるけど Vout も大きく変わる。

25 16nA 1 photon 2 photon 3 photon 1.5 uS この大きさ を変えなが ら STJ の疑似信号

26 5.8nA 1 photon 2 photon 3 photon

27 1.6nA 1 photon 2 photon 3 photon

28 750pA 1 photon 2 photon 3 photon 1310nm までは 1 光子測定が可能。

29 29 Nb/Al-STJ Leak current への要求

30 30 Background

31 31 SOI-STJ2 研究開発の現状 w=1.42um, l = 0.4um @830mK w=1um×4, l = 1um @830mK w=10um×4, l = 1um @830mK W/L の異なる SOIFET においても極低温下で正常に動作する． 相互コンダクタンスの温度依存性 w=1.42um, l = 0.4um w=1um×4, l = 1umw=10um×4, l = 1um

32 回路設計 SOI-STJ Vgs をモニター C1 R1 C2 C1 は出来るだけ大きいほうが良 いが大きすぎると応答速度遅くな る。今 chip 上で余っている面積か ら最大 100pF くらいまで。最低は 1fF くらい。 C2(Gate キャパシタンス ) は小さけ れば小さいほど Vgs 変化は大きく なる。 LAPIS が作ってくれるのは 最低 3.2fF まで。 R1 は C2 が小さくなればなるだけ 大きくする必要があるが大きすぎ ると速度遅くなる。 STJ の発生電荷に応じて適切な C1,C2,R1 は異なる。

33 470nm 1photon 用 SOI-STJ Vgs をモニター C1 R1 C2 観測できる電荷量をは 10 4 e(Gal=10) ～ 6x10 5 e(Gal=200 のときの 3photon) 程度と設定。 STJ の電圧降下は最大でも 2mV まで なので 2mV の電圧変化で最高 6x10 5 e 放出できるように C1 は 48pF に設定。 上の生成電荷数に対して最低でも 1mV 弱の Output が得られるように GateC は 800fF(W=10 x 10 um, L=1um) に設定。 R1 は Gate キャパシタンスのイン ピーダンスよりも非常に高い 500kOhm 。 STJ の信号を左図右下のような電流 変化としてシミュレーションを実 行。発生電荷数によって ΔI を変化 させていった。立ち上がり 0.5uS 。 立下り 1.5uS 。

34 470nm 1photon 用 Gal = 10 とした時の電流変化 1.6nA(10 4 e) に対しての D 電流 Gal = 200 とした時の電流変化 32nA(2x10 5 e) に対しての D 電流 1photon : 1 mV 2photon : 2.1 mV 3photon : 3.2 mV 1photon : 30 mV 2photon : 60 mV 3photon : 120 mV

35 For 1310nm 1photon 用 SOI-STJ Vgs をモニター C1 R1 C2

36 For 1310nm 1photon 用 Gal = 10 とした時の電流変化 580pA(3.6x10 3 e) に対しての Drain 電流 Gal = 200 とした時の電流変化 36nA(21.6x10 4 e) に対しての Drain 電 流 1photon : 900 uV 2photon : 1.95 mV 3photon : 3.2 mV 1photon : 18 mV 2photon : 50 mV 3photon : 85 mV

37 For 10um 1photon 用 SOI-STJ Vgs をモニター C1 R1 C2

38 For 10um 1photon 用 Gal = 10 とした時の電流変化 75pA(4.7x10 2 e) に対しての D 電流 Gal = 200 とした時の電流変化 4.5nA(28.2x10 3 e) に対しての D 電流 1photon : 300 uV 2photon : 700 uV 3photon : 1 mV 1photon : 7 mV 2photon : 14 mV 3photon : 22 mV

39 For 50um 1photon 用 Gal = 10 とした時の電流変化 16pA(10 2 e) に対しての D 電流 Gal = 200 とした時の電流変化 960pA(6x10 3 e) に対しての D 電流 1photon : 300 uV 2photon : 700 uV 3photon : 1.1 mV 1photon : 8 mV 2photon : 15 mV 3photon : 23 mV Vds 電圧を 3 倍程度（ 678mV ）まで上げれば 1mV くらいの変化として 50um1photon の信 号も検出できる。 LAPIS が保障する Vds 電圧は常温では 1.98V まで。

40 40 SOI-STJ1 光応答 simulation Gal = 100 とした場合 470nm1photon に対し て以下の応答が期待できる。 1photon : 200uV 2photon : 400uV 3photon : 600uV

41 41 FET の周波数応答 FD-SOI-CMOS SOI-STJ 10kHz

42 42 Trapping GAIN トンネルバリア付近に準粒子の存在確立を あげるために Al のトラップ層を形成。 トラップ層に準粒子が侵入する際に出す ギャップエネルギーの差分のエネルギーを 持つフォノンによってさらにトラップ層の クーパー対が破壊され準粒子が生成される。 STJ Back tunneling  トンネルバリアの近傍に生成された準粒子がトンネルバリアを通過する と、逆のレイヤーのクーパー対を壊して準粒子を得て、クーパー対を作 る。

43 43 Energy Resolution エネルギー分解能 F : Fano Factor Δ : 超伝導体のギャップ E : 放射線のエネルギー

44 44 リフトオフ法、エッチング法 フォトレジスト Si wafer Nb スパッタリング ① 成膜したい金属を上部に、膜を作るウェハを下部 に配置する。 ②Ar ガスをプラズマ化させ、高電圧をかけてター ゲットに衝突させる。 ③ ターゲットが飛散する。 ④ 基板にターゲットが付着。 AZ5214 TMSR8900 CF4 プラズマを基板 に 衝突させ、削る。 塗布、露光、現像することで硬化す る樹脂。ポジレジストは光を照射部 分が硬化。ネガレジストは光を未照 射部分が硬化。

45 45 FET の温度依存性 Nmos RMS : 0.02318V Pmos RMS : 0.004714V 3.3% 0.69%

46 46 June. 6 th 2014 TIPP ‘14