Presentation is loading. Please wait.

Presentation is loading. Please wait.

Belle 実験次期 SVD 用読み出しチップを 用いた半導体検出器の検出効率の研究 山中卓研究室 M 1 梶原 俊.

Similar presentations


Presentation on theme: "Belle 実験次期 SVD 用読み出しチップを 用いた半導体検出器の検出効率の研究 山中卓研究室 M 1 梶原 俊."— Presentation transcript:

1 Belle 実験次期 SVD 用読み出しチップを 用いた半導体検出器の検出効率の研究 山中卓研究室 M 1 梶原 俊

2 KEKB 加速器

3 Belle 実験で測定してるもの CKM より

4 Belle 検出器

5 SVD( シリコン崩壊点検出器 ) VA1TA( 読み出しチップ )

6 今後の KEKB upgrade の予定 BG の上昇によるノイズの増大問題点 BG の影響を減らす方法と して SVD の読み出しアンプを VA1TA → APV25 にすると、約 1/8 まで BG の影響 を減らすことができる。 2006 crab cavity の取り替え 2007~2008 current を 1.2A/1.8A→2A/3A (HER/LER) → Luminosity 4倍、 BG 2~3 倍 時間幅が約 1/8 に /time /adc

7 APV25 性能テスト APV25 の性能テストを 今年4月に実施 目的 APV25 の性能チェック ストリップレット検出 器の性能チェック 従来のストリップ検出器

8 setting sub0sub2sub3 sub4 sub5sub1 /time /adc

9 今回の解析のテーマ ストリップレット検出器を粒子が通過した時、 p1n1 が支配的であるはず (cf. 現行の SVD の検出効率 ~97% 弱 ) → しかし今年4月に行われた APV25 の性能テスト実験時に収 集されたデータは、次のようなイベント構成を持っていた → その原因調査が今回のテーマ P側P側 N側N側 p1n1 P側P側 N側N側 p1n0

10 イベント構成 ( 全 ) sub0sub1sub2sub3sub4sub5 p1n167065546655653162515795 p1n01504865836939401257 p0n1103116613 37145 p0n0809226672472247624862535 その他 57127277287286278 全 10000event sub0sub2sub3 sub4 sub5 sub1 /time /adc

11 今回の解析対象 Sub0 において p0n1event が非常に多い 原因の調査 Subevent が大きくなるにつれ、 p1n0event が増加する原因の調査 p1n0event が p0n1event に比べ、多い原 因の考察

12 P0N1(sub0) チェック P side N side Sub0 において p0n1 が多いの原 因は、 Pside では adc のピークが しきい値付近だが、 Nside の ピークはしきい値より大きい。 →Nside の方が Pside より、立ち 上がり時点がの早いクラス ターが多い?

13 P1N0 増加原因 check p1n1p1n0 sub1639967 sub36501118 sub46217375 sub55760683 Sub2 が p1n1 の時 P1n0event は sub→ 大につれ、 累積的に増えていく。 p1n1p1n0 sub1111388 sub32560 sub43545 sub52527 Sub2 が p1n0 の時 Sub2 が p1n0 ならば、それ以後 の subevent も同様に p1n0 である 両者の p1n0 の和は各 sub の p1n0 全体数の 93 %以上

14 P1N0 増加原因 条件 : sub2 p1n1 & sub3 p1n0 sub 大 →p1n0 大 という傾向を持つのは、ある Subevent が p1n0 ならば、それ 以後の subevent は同様に p1n0 Event であるため、 subevent が 大きくなるにつれ、累積的に 増えていくのだと考えられる。 N side P side

15 まとめ p1n0event が多い理由として、 pside に比べ、 nside は立ち上がり時点 が相対的に早いクラスターが多い からであると考えられる。また初めに 挙げた他のテーマもこのことから生じ た結果であると考えられる。

16 今後のプラン この結果を SVD 関係のミーティングで 発表したところ、 →Nside の読み出しタイミングが Pside よ り 3 〜4 ns 程度遅れていることを発見 と報告を受ける。 それが直接の原因なのかを検証する予 定

17 Back up

18 P1N0 増加原因 check ADC & cluster width Pside の ADC 平均 p1n1: ピンク, p1n0: 青 Pside の cluster width 平均 p1n1: ピンク, p1n0: 青 P1n0 と p1n1 を比較 (P side) ADC の分布から sub2 付近にピークを持つシグナルが多い ことが確認できる。

19 解析手順の例

20 P1n0 -pside

21 P1n1 -pside

22 P0N1 -nside 時間 /ns ADC

23 P1n1 -nside

24 Position cut について そもそもイベント構成を調べる当初の 目的の一部に、 片面しかクラスターがないイベントを 通して残留 bad strip の影響を見る → その分布から position cut の適正を確認 があったので、イベント構成の部分には position cut は掛けていない → つまり、 position cut が原因ではない

25 P=1,N=0event の検証 (1) 横軸: ch 縦軸: event 数横軸: adc-count 縦軸: event 数 p1n0 p1n1 P side が 51μm pitch の領域のデータのみ使用

26 P=1,N=0event の検証 (2) p1n0 p1n1 p1n0 と p1n1 の入射位置の 分布の範囲は一致 クラスターの adc 分布は p1n0 の方が低い範囲まで 広がっている クラスター幅は p1n0 の方が小さ い → これらだけでは p1n0event が, n-side の検出効率が悪い p-side だけのノイズ 両方混在 どれかは判断できないが、いず れかの原因が存在していると思 われる。

27 2 D PLOT ビームの入射位置の 中心がだいたい4つ のエリアの交点あた りだと確認 できる 黒: p51 n51 赤: p51 n102 緑: p102 n51 青: p102 n102

28 2D PLOT

29 2D PLOT の各軸への射影 黒:0度 赤: 30 度 緑: 60 度 4 つのエリアの交点

30 setting

31 RMS P side N side

32 Pedestal の決定 ペデスタルイベントから各 ch のペデスタルを決定 Pedestal=( 各 ch の raw adc) - (pecorr) - (cmn) pecorr: データの読み出しの順番に依存する値 cmn :Tip が持つノイズ ペデスタルの RMS の分布から bad strip を決定

33 Position cut ビームが当たっている範囲のみ使用 (p side) apv1_55ch~apv2_127ch (non floating) apv3_00ch~apv3_45ch (floating) (n side) apv5_55ch~apv6_127ch (non floating) apv7_00ch~apv7_45ch (floating) →bad strip の影響除去 P-side と N-side のクラスターの数が 同数であることを要求 (1 or 2 個 ) →noise 除去 P side N side 入射角0度の data から作成 黒: subevent 0 赤: subevent 1 緑: subevent 2 青: subevent 3 黄: subevent 4 桃: subevent 5


Download ppt "Belle 実験次期 SVD 用読み出しチップを 用いた半導体検出器の検出効率の研究 山中卓研究室 M 1 梶原 俊."

Similar presentations


Ads by Google