コンパレータノイズがA/Dコンバータの性能に与える影響に関する研究

Presentation on theme: "コンパレータノイズがA/Dコンバータの性能に与える影響に関する研究"— Presentation transcript:

1 コンパレータノイズがA/Dコンバータの性能に与える影響に関する研究
◎吉原　慶，浅田　友輔，宮原　正也， 岡田　健一，松澤　昭 東京工業大学大学院理工学研究科電子物理工学専攻 「コンパレータノイズがA/Dコンバータの性能に与える影響に関する研究」と題しまして、東京工業大学電子物理工学専攻の吉原が発表させていただきます。

2 発表内容 研究背景 A/Dコンバータの動作原理 解析結果 まとめ Flash ADC Subranging ADC SAR ADC
本日の発表内容は、まず初めに研究背景を述べ、次にFlash型、Subranging型、SAR型それぞれのADコンバータについて簡単に動作原理を説明させて頂きます。 そしてコンパレータノイズが与える影響に関する解析結果を述べ、最後にまとめとさせて頂きます。 2008/09/17 K. Yoshihara, Tokyo Tech.

3 研究背景 －中速・中分解能のA/D変換には、オペアンプベースのADCであるPipeline ADCが用いられていたが、近年ではコンパレータベースのSAR ADCも用いられるようになってきた。そのため、より詳細なコンパレータの解析が必要である。 Type , Year Speed [MS/s] FoM [fJ] [1] Pipeline , 2000 40 1900 [2] SAR , 2000 0.5 3830 [3] Pipeline , 2008 100 62 [4] SAR , 2008 54 :有効ビット :サンプリング 周波数 初めに、研究背景を述べます。 中速・中分解能のA/D変換には、コンパレータをベースとしたSAR ADCよりもオペアンプをベースとしたPipeline ADCが使われていました。 しかし、プロセスの微細化によりコンパレータベースのADコンバータでもオペアンプベースの物と比較して性能に差が出なくなってきました。 そのため、より詳細なコンパレータの解析が必要となってきています。 こちらの表はPipelineとSARを比較したものです。 消費電力と有効ビット、サンプリング周波数からこの式のように計算される、性能を表すFoMが2000年では2倍近く差が開いていたのに対し、 2008年ではほぼ同程度となっていることが分かります。 また、速度の面でもSARがPipelineに迫ってきています。 本研究では、コンパレータベースのADCにおいて、コンパレータノイズが性能に与える影響についての解析を行いました。 －コンパレータベースのADCにおいて、コンパレータノイズが性能に与える影響についての解析を行った。 2008/09/17 K. Yoshihara, Tokyo Tech.

4 コンパレータノイズ －ノイズの影響により、コンパレータの出力が変化する点が 幅を持つようになる（不感帯と呼ばれる）。 有効ビット
コンパレータノイズについて説明させていただきます。 コンパレータは、入力と参照信号を比較して出力をHighかLowに決定します。 しかし、コンパレータにノイズが加わると、この図のように入力信号と参照信号に差がある場合でも出力が変化するようになります。 この出力が変化する幅は不感帯と呼ばれます。不感帯は通常、標準偏差σのガウス分布で表されます。 SNRがノイズにより低下するため、SNRを用いてこの式で表されるADコンバータの有効ビット、ENOBはノイズにより減少します。 本研究では、ENOBの低下について解析を行い、コンパレータノイズの影響の大きさを調べました。 有効ビット 2008/09/17 K. Yoshihara, Tokyo Tech.

5 ADC 特徴 Flash Subranging SAR 速度 高速 低速 分解能 低 高 消費電力 大 小 コンパレータ 動作回数
　　高速　　　　　　　　　　　　　　低速 分解能 　　 低　　　　　　　　　　　　　　　　高 消費電力 　　 大　　　　　　　　　　　　　　　　小 コンパレータ 動作回数 2n-1個×1回 2n/2個×2回 1個×n回 こちらの表はそれぞれのADコンバータの特徴をまとめたものです。 速度に関してはFlash型が、分解能と消費電力に関してはSAR型が優れています。 こちらのグラフは近年報告されているそれぞれのFoMと速度をプロットしたものです。 このグラフからも、速度ではFlash、性能ではSARが優れていることが分かります。 2008/09/17 K. Yoshihara, Tokyo Tech.

6 Flash ADC コンパレータ動作回数 2n-1個×1回 －コンパレータを2n-1個並列に配置し、同時に比較を行う。
ノイズの影響は全コンパレータで一様。 それぞれのコンパレータベースのADコンバータについて簡単に動作原理を説明いたします。 まずFlash型ですが、コンパレータを分解能に応じた数だけ並列に配置して、全コンパレータで同時に比較を行います。 コンパレータの数が分解能が上がるにつれて増加していくので消費電力は大きくなり、また高分解能の実現は難しいのですが、 比較回数が1回で済むため、高速動作が可能です。 コンパレータにノイズが加わると、図のように参照電圧がずれてしまい、誤変換を起こす原因となります。 ノイズの影響は全コンパレータに一様となります。 コンパレータ動作回数 2n-1個×1回 2008/09/17 K. Yoshihara, Tokyo Tech.

7 Subranging ADC コンパレータ動作回数 2n/2個×2回 －Flash ADCを二段階に分け、変換を行う。
上位ビットの変換はノイズの許容範囲が広い。 次にSubranging型の説明をします。 Subranging型はFlash型を二段階に分けた構造をしています。 上位ビットの変換結果と入力信号の差から、下位ビットを決定します。 上位ビットで変換を誤っても、下位ビットで補正が可能なため、上位ビットの変換はノイズの許容範囲が広いです。 コンパレータ動作回数 2n/2個×2回 2008/09/17 K. Yoshihara, Tokyo Tech.

8 SAR ADC コンパレータ動作回数 1個×n回 －DACの出力を上位ビットから順に1とし、比較を行い確定していく。
下位ビットの変換ではノイズによる誤変換を起こす確率が高い。 最後に、SAR型について説明します。 SAR型は、まず最上位ビットを1として入力信号と比較し、その結果から最上位ビットを決定します。 そして次のビットを1として同様に比較を行い、順に最下位ビットまで比較を行って最終的な出力を確定します。 一度の比較にビット数分の期間が必要なので、高速動作は難しいですが、コンパレータが少なくて済むため低消費電力動作が可能です。 下位ビットの変換では、参照電圧とノイズの比が小さくなるため、ノイズによる誤変換を起こす確率が高くなります。 コンパレータ動作回数 1個×n回 2008/09/17 K. Yoshihara, Tokyo Tech.

9 SAR ADCでのノイズの影響 Flash ADC SAR ADC －コンパレータノイズが一様とすると、SAR ADCの
MSB MSB-1 MSB-2 SAR ADCでのノイズの影響について詳しく説明します。 こちらの図は、Flash ADCとSAR ADCのノイズの影響を表したものです。 Flashでは、変換動作時に全コンパレータに等しくノイズが影響します。 一方、SARでは参照電圧とノイズの比がビット毎に変わってきますが、 ノイズが全変換動作時で一様だと仮定すると、それぞれの影響を足し合わせた結果、Flashと同じように表すことが出来ます。 つまり、ノイズによる影響は、コンパレータノイズが一様とすると、SARとFlashは同程度であると考えることが出来ます。 －コンパレータノイズが一様とすると、SAR ADCの ノイズによる影響はFlash ADCと同程度となる。 2008/09/17 K. Yoshihara, Tokyo Tech.

10 ≈ ENOB 理論式 ENOBSAR ENOBFlash,subranging ：コンパレータノイズの標準偏差
　：コンパレータノイズの標準偏差 Flash、Subranging型 －ノイズパワー：　　，量子化ノイズ：　　　　　　　，信号電力： SAR型 ：i番目の変換動作時のコンパレータノイズ 有効ビットの理論式について説明させて頂きます。 コンパレータノイズがガウス分布であると仮定して、その標準偏差をσとします。 Flash型とSubranging型では入力換算のノイズパワーがσの二乗で表され、 SNRはコンパレータのノイズパワーと量子化ノイズの和と、信号電力の比からこのような式となり、 このSNRから求められるENOBはこのようになります。 SAR型では誤動作を起こす確率が一様では無く、ノイズパワーはこのような式で表されますが、 コンパレータノイズが全変換時で同じと仮定すると、σの二乗と近似することが出来、その結果有効ビットはFlash型,Subranging型とほぼ等しくなると予想されます。 －ノイズパワー： ENOBSAR　　　ENOBFlash,subranging ≈ 2008/09/17 K. Yoshihara, Tokyo Tech.

11 シミュレーション結果 ENOB@s=0.5 －ノイズによるENOBの低下は、コンパレータの比較回数に依らずほぼ同程度となった。 Flash
Verilog-Aモデルを用いて記述したそれぞれのADコンバータのシミュレーション結果について示します。 簡単のため、それぞれのADコンバータの分解能を6bitと統一し、全コンパレータノイズが一様としました。 コンパレータノイズを変化させたときのそれぞれのADコンバータでのENOBの値は、このグラフのようになりました。 また、理論式ではENOBが1bit低下する、σが0.5LSBの時のENOBはそれぞれこの表のようになりました。 これらの結果から、ノイズによるENOBの低下は、コンパレータの比較回数によらずほぼ同程度となることが確認されました。 Flash Subranging SAR 5.06 5.10 5.05 2008/09/17 K. Yoshihara, Tokyo Tech.

12 まとめ コンパレータノイズによるENOBの劣化は、比較回数の違いがほぼ影響しないことを確認した。
Flash Subranging SAR 5.06 5.10 5.05 今後、各変換毎にコンパレータノイズを変化させ、ノイズによる影響のより詳細なシミュレーションを行う必要がある。 最後に、まとめさせていただきます。 本研究では、コンパレータベースのADコンバータにおけるコンパレータノイズが性能に与える影響について解析しました。 その結果、コンパレータノイズによるENOBの劣化は、比較回数にほとんど依存しないことを確認しました。 今後、ノイズを変換毎に変化させ、ノイズによる影響のより詳細なシミュレーションが必要となってきます。 2008/09/17 K. Yoshihara, Tokyo Tech.

13 参考文献 [1]I. Mehr and L. Singer, “A 55-mW, 10-bit, 40-Msample/s Nyquist-Rate CMOS ADC,” IEEE JSSC, vol.36, no.3, pp , March 2000. [2]J. Park, H.J. Park, J.W. Kim, S. Seo and P. Chug, “A 1mW 10-bit 500KSPS SAR A/D Converter,” IEEE ISCAS, pp , May 2000. [3]M. Boulemnakher, E.Andre, J.Roux and F. Paillardet, “A 1.2V 4.5mW 10b 100MS/s Pipeline ADC in a 65nm CMOS,” ISSCC Digest of Technical Papers, pp , February 2008. [4]V. Giannini, P. Nuzzo, V. Chironi, A. Baschirotto, G. Van der Plas and J. Craninckx, “An 820uW 9b 40MS/s Noise-Tolerant Dynamic-SAR ADC in 90nm Digital CMOS,” ISSCC Digest of Technical Papers, pp , February 2008. こちらが参考文献になります。 以上で発表を終わらせて頂きます。 2008/09/17 K. Yoshihara, Tokyo Tech.

14 2008/09/17 K. Yoshihara, Tokyo Tech.

15 2008/09/17 K. Yoshihara, Tokyo Tech.

16 量子化ノイズ→ ，コンパレータノイズ→ ，信号電力→ 2008/09/17 K. Yoshihara, Tokyo Tech.

17 6bit SAR ADCでσを変化させたときの 理論値とシミュレーションの誤差
2008/09/17 K. Yoshihara, Tokyo Tech.