CPU実験第1回中間発表 4班瀬沼、高橋、津田、富山、張本.

CPU実験第1回中間発表 4班瀬沼、高橋、津田、富山、張本

役割分担ハードウェア係：高橋、津田コンパイラ係：富山ソフトウェア係：津田、張本基板係：全員

アーキテクチャ 32bit RISC型パイプライン・2フェーズ基本設計
　　・2フェーズ基本設計　　・In Order Issue / In Order Completion 32bit 汎用レジスタ × 128個　　・整数、浮動小数点数レジスタ統合型

命令セットアーキテクチャ 32bit 固定長 3オペランド形式 31 29 22 18 17 10 3 OP Rd OP Rs1 Rs2
OP Rd OP Rs1 Rs2 OP Rd OP 1 Rs imm11 OP disp OP disp 一部例外あり

命令レパートリー ALU演算(整数、論理、シフト、比較) FPU演算(加減乗除、sqrt、1/sqrt、itof、ftoi)
load / store 、 IO 分岐命令 ※最初は命令種を多めにしておき、　　使用頻度の低いものを後で削る予定

今後の予定 12月31日実機でレイトレ完動 3月中旬コンテスト出場 → 焦らずに、着実に作業を進めたい

Presentation on theme: "CPU実験第1回中間発表 4班瀬沼、高橋、津田、富山、張本."— Presentation transcript: