多チャンネル極低温読み出しシステムの実現へ向けて

Presentation on theme: "多チャンネル極低温読み出しシステムの実現へ向けて"— Presentation transcript:

1 多チャンネル極低温読み出しシステムの実現へ向けて
日比康詞、松尾宏（NAOJ）、永田洋久、池田博一 （ISAS/JAXA）、藤原幹生（NiCT）

2 内容 極低温読み出しシステムの導入の目的と世界的状況 GaAs JFETの利点 極低温デジタル読み出しシステムの概要
32chマルチチップモジュール まとめ

3 極低温読み出し回路の導入目的 極低温（<4K）で運用する検出素子からの信号を精度よ く読み出すため
多素子の検出器アレイと組み合わせたカメラの実現 　○多チャンネル拡張の可能性を有すこと 　　　->マルチプレックスが容易 　　　->とても低い消費電力 ⇒多チャンネル極低温読み出しシステムの実現 （タイムドメイン型・高インピーダンスタイプの検出素子）

4 極低温読み出し回路の世界的状況 ○特殊基板だと初期不良率が大きい。 Ex. Spitzerの回路： おおよそ50%
/MIPS, SOFIA /AIRES Hershel /PACS AKARI /FIS Si CMOS (特殊基板) Si pMOS (商用プロセス) 運用温度 1.5K-3.4K 1.5K-2.0K 1.7K-2.2K 増幅回路方式 DC CTIA AC CTIA 消費電力（mW） 1.3 4 10 増幅回路 増幅率 >1000 >300 マルチプレクサ 論理ゲート 2n本のDI シフトレジスタ 単純 1chに1本のDI 運用可能速度 ？ ～10k Hz？ ～10 kHz ○特殊基板だと初期不良率が大きい。 Ex. Spitzerの回路： おおよそ50% ○極低温FET特性が良くない Ex. HershelのFET特性 全て半導体光検出素子と組み合わせて使用されている。

5 GaAs JFETsのススメ GaAs JFETは極低温（<4K, 0.3Kでも）、低消費電力 （<1mW）でとても良い静特性をもつ。 D(Depletion)型、E(Enhancement)型両方とも存在し、いく つかのゲートサイズも選択できる。 EFETのON抵抗が比較的小さく（<1MW）、OFF抵抗が非 常に大きい（>10TW）。またゲート容量も小さい（<100fF）。 入力換算電圧性雑音が比較的小さく（~1mVr/Hz0.5）、 ゲートリーク電流がとても小さい(<10aA)。 高インピーダンスの負荷と組み合わせても超過雑音が 発生しない。＝SiMOS回路に対する明白な利点 ×nJFETしか無い（商用では製造していない）。

6 構想するデジタル読み出し回路システム 極低温 シフトレジスタ A/D （SIS光子検出器） 電圧分配器
駆動 クロック シフトレジスタ 回路 電源 A/D サンプル アンド ホールド 電荷積分と インピーダンス変換回路 マルチプレクサ （SIS光子検出器） 各検出器の光電流を積分、インピーダンス変換し、サンプルアンドホールドで一時的に電圧を保存し、のちに順番にマルチプレクサでまとめて読み出す。これらのスイッチを動かすタイミングを全て極低温に設置したシフトレジスタで駆動することにより、配線を最小限にする。 駆動 クロック 電圧分配器 CMOSカメラシステムのコピーであり、Hershel/PACS用と似た構成

7 多チャンネル電荷積分型増幅回路 C=3pF Rd Vb 16ch集積回路 2008年設計積分回路 消費電力：<3mW/ch
実効増幅率：>1800（Best） 　　反転増幅回路の増幅率：>5000 オフセット電圧ばらつき：～0V 　　ch毎に調整できる C=3pF Rd Vb 16ch集積回路 1.9mm X 7.6mm

8 32chシフトレジスタと 32chサンプルホールドつきマルチプレクサ
32chシフトレジスタと32chサ ンプルホールドつきマルチ プレクサをDIPパッケージ上 で直接ボンディングして極 低温で動作試験。 総消費電力~ 200 mW MST/SLVに起因するスパイクノイズが見えている

9 32ch電圧分配器 2008年設計 32chシフトレジスタ＋サンプルホールド チャンネルごとに別の電圧を出力できる回路。
　　16chAC結合CTIAの電源電圧パラメーターをチャン ネル毎に与えることができる。 　　　消費電力：0.52mW/ch 入力信号と10番目及び20番目の出力 1.9mm X 7.6mm

10 他の極低温読み出し回路との比較 我々の開発した極低温読み出しシステムは、大規模アレイとの組み合わせ運用に堪える。 Spitzer
/MIPS, SOFIA /AIRES Hershel /PACS AKARI /FIS Our Study Si CMOS (特殊基板) Si pMOS (商用プロセス) GaAs nJFET 運用温度 1.5K-3.4K 1.5K-2.0K 1.7K-2.2K 0.3K-4.2K 増幅回路方式 DC CTIA AC CTIA 消費電力（mW） 1.3 4 10 10 ( ) 増幅回路増幅率 >1000 >300 >1800 マルチプレクサ 論理ゲート 2n本のDI シフトレジスタ 単純 1chに1本のDI マルチプレクサ数 32ch/unit 64ch/unit? 5ch/unit 32ch以上 運用可能速度 ？ ～10k Hz？ ～10 kHz >100 kHz 我々の開発した極低温読み出しシステムは、大規模アレイとの組み合わせ運用に堪える。

11 極低温デジタル読み出しシステムの実証へ 32chマルチチップモジュール
単独のICを極低温で組み合 わせて使用するため。 LTCC 昨日（2010/3/5）納入 40mm X 30 mm X 2mm 現状総消費電力： 　　　　　　　　< 400 mW この大部分はシフトレジス タの消費電力 Detector 16ch電荷積分型増幅回路 16ch電荷積分型増幅回路 32chサンプルホールドつき マルチプレクサ 32chサンプルホールドつき マルチプレクサ 32chシフトレジスタ 32chシフトレジスタ Room Temperature Electronics 32ch電圧分配器 32ch電圧分配器

12 32chマルチチップモジュール SNAPSHOT ROLLING

13 まとめ GaAs JFETで構成された各種集積回路：電荷積分型増幅回路、 マルチプレクサ、シフトレジスタ及び電圧分配器の極低温に おける特性を確認した。 多素子の検出器アレイと組み合わせることが可能な拡張性 の高い多チャンネル極低温読み出しシステムの概念設計を 行った。 GaAs JFETで構成された各種回路を電気的にコンパクトに接 続するための32chマルチチップモジュールを設計した。昨日 納入。 現状のシステムは各回路の消費電力が更なる多チャンネル 化における課題になっている。 このシステムは高インピーダンスタイプの極低温で運用する あらゆる検出素子と組み合わせることが可能。