先端計測分析技術・機器開発事業（要素技術開発） 「SOI技術による時間・空間X線イメージセンサー」 ( )

Presentation on theme: "先端計測分析技術・機器開発事業（要素技術開発） 「SOI技術による時間・空間X線イメージセンサー」 ( )"— Presentation transcript:

1 先端計測分析技術・機器開発事業（要素技術開発） 「SOI技術による時間・空間X線イメージセンサー」 (2007.10-2011.3)
2010年9月2日13:25-13:45 (国際会議場2階コンベンションホールA) チームリーダ: 新井康夫 高エネルギー加速器研究機構 (KEK) 素粒子原子核研究所

2 OUTLINE SOI技術とSOI Pixel SOI Pixel Detectorの開発状況 まとめ

3 1.　SOI技術とSOI Pixel SOI : Silicon-On-Insulator SOI Transistor

4 現在最先端の放射線検出用Pixel検出器(Hybrid Pixel)
検出器と読出しエレクトロニクスを別々に作り、金属バンプにより接合する。 位置分解能に制限。 余分な物質が大量にある。 寄生容量によるスピ-ドの低下。

5 次世代のピクセル検出器への要求 位置分解能を上げたい (~10 um) 検出効率・感度を上げたい 同時にエネルギー測定も行いたい ピクセル毎に高度な信号処理を行いたい (intelligent) 測定レート・読み出し速度を上げたい (~frame/100ns) 価格を下げたい (monolithic) 余分な物質を減らしたい (厚さ50um~600um)　 Silicon-On-Insulator (SOI) 技術を利用した Monolithic Pixel検出器。

6 Bulk and SOI (Silicon On Insulator) Wafer
nm nm circuit Top Si (SOI Layer) BOX(埋込み酸化膜) Radiation Sensor Physical Support m 通常の半導体ウエハー (Bulk Wafer) SOI Wafer

7 Monolithic Radiation Sensor として理想的な構造
SOI Pixel検出器 高抵抗率Si基板と低抵抗率Si基板を絶縁層を介して張合わせ。 高抵抗率部にp-n junctionを生成し、センサーとする。 絶縁層(BOX: Buried Oxide)に穴を開けセンサーと回路を接続。 余分な物質が少なく、多重散乱 をおさえられる。 電極容量が小さく、少ない電荷 で大きなS/Nが得られる。 複雑な信号処理回路を各ピクセ ルに持たせられる。 高レート、高速読み出しが可能。 機械的接合がなく、高分解能化、 低価格化が望める。 産業界の標準プロセスを基本に 開発。 Monolithic Radiation Sensor　として理想的な構造 7

8 （高感度だが位置・エネルギー 分解能に難）
X線イメージ検出器 高精度 Direct Detection Indirect Detection シンチレータ + 光検出器 （高感度だが位置・エネルギー 分解能に難） 高機能 On-Chip Logic No On-Chip Logic X線用CCD... (読出し速度に制限） 小型、安価 Monolithic Hybrid Medipix, Pilatus ... (Mechanical Bondingで性能 に制限） 高感度 SOI CMOS Bulk CMOS CMOS APS... (空乏層が薄く、感度が悪い） SOI Pixel !

9 OKI 0.2 mm FD-SOI Pixel Process
0.2m Low-Leakage Fully-Depleted SOI CMOS (OKIセミ) 1 Poly, 4 (5) Metal layers, MIM Capacitor, DMOS option Core (I/O) Voltage = 1.8 (3.3) V SOI wafer Diameter: 200 mm, Top Si : Cz, ~18 -cm, p-type, ~40 nm thick Buried Oxide: 200 nm thick Handle wafer: Cz、700 -cm (n-type), 650 m thick Backside Thinned to 260 m, and depositted with Al (200 nm). An example of a SOI Pixel cross section

10 Metal contact & p+ implant
1st Al Handle Wafer Copyright 2007 Oki Electric Industry Co.,Ltd

11 SOI Pixel X線検出効率 数keVから~20 keV までのX線を検出！ 空乏層厚350 m時(計算値）
荷電粒子、中性子等も検出可能。 薄く安く出来るので、複数毎重ねて検出効率を上げたり、さらに高エネルギー側まで感度を上げる事も出来る。

12 2. SOI Pixel Detectorの開発状況

13 MPW (Multi Project Wafer) run
多くのユーザーを集め年に２回実施

14 積分型 Pixel (INTPIX) b線 Size : 14 mm x 14 mm with CDS circuit

15 INTPIX4 現在までで最大のチップ（試験中） 15 mm 10 mm
17x17 mm, 512x832 pixels (13 Analog Out). 各ピクセルに相関２重サンプリング (CDS)回路 を内蔵しノイズを低減。 15 15

16 計数型 Pixel (CNTPIX) 15.4 mm 5 x15.4 mm2 72 x 272 pixels
エネルギーの選別を行いながら、ピクセル毎にカウントを行う事が出来る。 5 x15.4 mm2 72 x 272 pixels 64um x 64 um pixel 16

17 CNTPIX5 Pixel Layout 64x64 um2 ~600 Tr/pix x 72列 x 212行
 1千万 Transistor

18 25 mm Slit is well separated.
X-ray Image Position resolution (pixel size=20mm x 20mm) INTPIX2 X-ray Test Chart [lp/mm] slit w=25mm 18 25 mm Slit is well separated.

19 ~8 keV X-tay

20 応用可能性…. 超高速時分割X線撮影： 物質にレーザー光等の刺激を与えた後 の急速な変化を捉えることが出来る。
エネルギー弁別による識別： 原子識別を行ったカラー撮影が可能に。 時間測定機能： 到達時間測定による、バックグラウンド の低減、飛行時間測定等への応用。 0 < Z < 10 orange (low) 10 < Z < 18 green (medium) 18 < Z < 40 blue (high) (from Dr. B. Dierickx (caeleste)) 20

21 Vertical (3D) Integration
３次元集積化技術により、ピクセル面積を増加させずに高機能化を図れる。 m-bump bonding (~5 um pitch)

22 SOI Pixel 3D bonding Cross Section

23 3. まとめ SOI Pixelは放射線センサーと読出しエレクトロニクスを一体 化した理想的な放射線イメージセンサー。
ピクセル毎に高機能なデータ処理回路を搭載出来、従来不可 能であったような計測を可能にする。 現在このようなサブミクロンSOIピクセルのプロセスが出来る のは、世界でも我々のグループのみである。 さらに集積度を上げるために、3次元積層技術にも取り組んで いる。 基本的な動作実証は、ほぼ終了。 今後は回路の高機能化、大面積化を 図りつつ、実用化に向けて開発を進める。

24 Supplements

25 読み出しボード(SEABAS) INTPIX2 + Lens Ethernet

26

27 Substrate Voltage act as Back Gate, and change transistor threshold.
Threshold Variation Back Gate Effect MOS Tr Copyright 2007 Oki Electric Industry Co.,Ltd Substrate Voltage act as Back Gate, and change transistor threshold.

28 Normal Implantation Buried P-Well (BPW) SOI Si PSUB BPW BPW
B (~1E12 cm-2) B or P(~5E15cm-2) Buried Oxide SOI Si PSUB BPW Cut Top Si High Dose Keep Top Si Low Dose Suppress back gate effect. Reduce electric field around p+ sensor. Less electric field in BOX to improve radiation hardness

29 Ids-Vgs Measurement without/with BPW
w/o BPW with BPW=0V NMOS back channel open shift Back gate effect is suppressed by the BPW. 29

30 この事業とは別の枠組みで参加している研究機関
高エネルギー加速器研究機構 (素核研、物構研） 筑波大学、京都大学、大阪大学、東北大学、京都教育大学、.. 宇宙航空研究開発機構、宇宙科学研 (JAXA/ISAS) 高輝度光科学研究センター(Spring-8, JASRI) 理化学研究所 Lawrence Berkeley National Laboratory, USA Fermi National Accelerator Laboratory, USA Univ. of Hawaii, USA INFN, Padova, Italy Institute of Nuclear Physics, Krakow、Poland : 協力いただいている企業 OKIセミコンダクター（株） （株）ローム （株）リガク （株）ザイキューブ

31 UNIBONDTM Process (1995, France LETI) -> SOITEC
microbubbles hydrophilic bonding ~500oC CMOS (Low R) Sensor (High R)