5. 機能的な組み合わせ回路 五島 正裕.

Presentation on theme: "5. 機能的な組み合わせ回路 五島 正裕."— Presentation transcript:

1 5. 機能的な組み合わせ回路 五島 正裕

2 機能的な組み合わせ回路 これまでの内容 すべての組み合わせ回路 ： 論理関数（完全集合） 論理回路の簡単化 ⇒ 最小の積和形（和積型）回路
しかし，実際は… 大規模で複雑な回路に対しては困難： その論理関数を求める それを簡単化する

3 機能的な組み合わせ回路 階層化設計 (hierarchical design) ex) ソフトウェアのサブルーチン 機能的な組み合わせ回路
比較的単純 頻繁に使われる

4 機能的な組み合わせ回路の例 非演算回路 セレクタ デコーダ エンコーダ 演算回路 ALU シフタ 浮動小数点演算器

5 セレクタ f i h g h =（選択入力）? g : f ; n-to-1 マルチプレクサ (multiplexer)
n-to-1（データ）セレクタ ((data) selector) n 個の入力から1個を選んで出力 f 2-to-1 selector i h g h =（選択入力）? g : f ; 選択入力

6 2-to-1 セレクタ s i0 i1 z 1 i0 z = i0 i1 s = 0

7 2-to-1 セレクタ s i0 i1 z 1 i0 z = i1 i1 s = 1

8 2-to-1 セレクタ s i0 i1 z 1 i0 z i1 s = 1

9 4-to-1 セレクタ i0 i0 i1 i1 z i2 i2 i3 i3 s0 s1 s1 s0 カスケード接続 積和標準形

10 16-to-1 セレクタ z s0 s1 s2 s3 i0 i1 i2 i3 i4 i5 i6 i7 i8 i9 i10 i11 i12

11 n-bit 2-to-1 セレクタ a[0] z[0] b[0] a[1] z[1] b[1] a[n -1] s’ s s’’
z[n -1] b[n -1] s’ s’’

12 デコーダ デコーダ (decoder) デマルチプレクサ (demultiplexer)
入力：n-bit 二進符号 a = an-1…a1a0 出力：y2n-1, …, y1, y0 のうち，ya のみが 1

13 2-to-4 デコーダ（イネーブル付き） e a1 a0 y0 y1 y2 y3 * 1 y0 y1 y2 y3 a1 a0 e

14 デコーダのカスケード接続 a0 a1 a2 a3 g y0 y1 y2 y3 g a b y0 y0 y1 y2 y3 g a b y8
74139 a2 y0 y1 y2 y3 g a b a3 g

15 エンコーダ エンコーダ (encoder) デコーダの逆 入力：y2n-1, …, y1, y0
出力：n-bit 二進符号 a = an-1…a1a0 プライオリティ・エンコーダ 優先順位付き（普通）

16 3-to-8 プライオリティ・エンコーダ y0 y1 y2 y3 y4 y5 y6 y7 a2 a1 a0 * 1

17 3-to-8 プライオリティ・エンコーダ

18 今日のまとめ

19 クワイン・マクラスキー法 ポイントは，カルノー図と同じ xy + xy’ = x とできるところを網羅する方法
カルノー図より，システマティック 他入力にも対応可能 プログラムにしやすい

20 機能的な組み合わせ回路 機能的な組み合わせ回路 比較的単純 頻繁に使われる 階層化設計におけるビルディング・ブロック 昔：汎用ロジック IC
ex) 74シリーズ 今：マクロ

21 来週以降の予定 12/ 1 順序回路 12/ 8 ？