Ashra実験における 光検出システムの開発

Presentation on theme: "Ashra実験における 光検出システムの開発"— Presentation transcript:

1 Ashra実験における 光検出システムの開発
次世代光センサーに関するワークショップ 2005年12月27日　KEK 東京大学宇宙線研究所 増田　正孝

2 発表内容 イントロダクション(Ashra実験とは) Ashraの光検出システム 大口径静電レンズ撮像管 トリガーシステム ファインセンサ
まとめ

3 All-sky Survey High Resolution Air-shower detector
イントロダクション Ashra実験 All-sky Survey High Resolution Air-shower detector Ashra station UV-lights T.O. 全天監視：　　12 単位検出器 / ステーション で　5 sr（=80％×2π） 高感度：　　　 3~4 集光器 / 単位検出器 で同じ視野（0.42 sr) 分角精度：　　1分角の画素分解能～人間の目（視力1.0） ハイブリッド： 大気チェレンコフ光、大気蛍光、紫外光同時複合観測 Ashraの光検出システムに対する要請 　・1台の検出器で4Mピクセルの解像度 　・異なる宇宙線事象に対する自己トリガー

4 イントロダクション Ashra集光器 F/0.74 7 部分鏡（2.2ｍ有効径）+1焦点球面（20インチ光電レンズ撮像管）
Modified Baker-Nunn F/0.74 7 部分鏡（2.2ｍ有効径）+1焦点球面（20インチ光電レンズ撮像管） 3枚の非球面補正レンズ（1.2m径、紫外透過アクリル板） 光線追跡　 広視野内で 1 分角度焦点精度

5 Ashraの光検出システムのコンセプト 特徴 ・光電面と蛍光体による「光⇔電子変換」を繰り返し、 画像を保持したままゲインの増幅
トリガーシステム ファインセンサ 特徴 ・光電面と蛍光体による「光⇔電子変換」を繰り返し、 　画像を保持したままゲインの増幅 ・トリガーシステムと ファインセンサ(精細画像取得)

6 16インチ光電レンズ撮像管(I.I.)の開発 東芝製16インチ医療用X線I.I.を改造。 入力面の薄いアルミ＋CsI 球面UV透過ガラス
その変更に伴い、電子レンズ最適化、出力面を曲面FOPに変更。 医療用X線I.I.の例

7 16インチ光電レンズ撮像管の開発 Output Phosphor Screen Input Photocathode Window
200mm 電極 電子軌道 光電面 蛍光面 400mm Phosphor Kovar flange SUS flange FOP Output Phosphor Screen Input Photocathode Window 30mm

8 光電レンズ撮像管の出力面開発 きつい曲面の蛍光面ははじめて。プロセスを開発する必要がある。 曲面への蛍光体の塗布 薄く（解像度）
一様に（ゲインの一様性）

9 出力面開発：蛍光体塗布1 2.凹面加工、フランジ接着後 1.加工していないFOP 3.蛍光体塗布後 4.アルミ蒸着後

10 出力面開発：蛍光体塗布2 電子顕微鏡による断面図 蛍光体膜厚の角度依存性

11 16インチ光電レンズ撮像管 16インチI.I. 撮像写真 2～3分角相当の分解能

12 20インチ光電レンズ撮像管 耐圧試験 現在、性能評価試験中 2.2気圧×50分+etc ⇒6.4年耐用@ １気圧 ⇒940年耐用@0.7気圧
20インチI.I. ＠海洋研究開発機構 （JAMSTEC） 2.2気圧×50分+etc １気圧 現在、性能評価試験中

13 トリガーシステム 要求 ・チェレンコフ光、大気蛍光へのトリガー ～1度の分解能 ・遅延Ｉ．Ｉ．の遅れの時間～160nsec以内の応答
・高ゲイン 64×64chのHPD(電子管＋シリコン検出器)とLSI

14 トリガー用6インチ電子管 １．光電変換 ２．電圧による加速 ３．シリコン検出器により 電子のエネルギー⇒電子正孔対
LSIchip electrode photocathode +30kV photoelectron pixel array detector photon ceramic ６インチ電子管 １．光電変換 ２．電圧による加速 ３．シリコン検出器により 　　電子のエネルギー⇒電子正孔対 ４．LSIによる高速閾値判定

15 トリガーシステム シリコン検出器 特徴 ・30.8mm角 ・1画素450µm×450µm ・1チップ上に64×64画素
トリガーシステム　シリコン検出器 特徴 ・30.8mm角 ・1画素450µm×450µm ・1チップ上に64×64画素 ・垂直方向に〈111〉面を持つ シリコン基板（比抵抗2-3kΩcm) ・エネルギーに比例した 電子正孔対の生成 ・電子収集型(高速性重視) 10µm PAD ２８800µm 30800µm 30800μm 1チップ(電子入力側)

16 シリコン検出器断面図 ・ゲイン 電子のE=30keV ⇒G～7000 ・応答速度(-100V) vd=3×104m/s ⇒ τ～10ns
Si e- e- h+ 製造プロセスを 何通りか試作試験中

17 トリガーLSIの設計と試作 要求 ・電流入力に対し閾値 との比較でトリガー判定 ・64 x 64ch ・画素毎にゲイン補正
　との比較でトリガー判定 ・64 x 64ch ・画素毎にゲイン補正 ・高速性<数10ns ・コスト １画素回路図 特徴 ・標準CMOSプロセスLSI ・16 x 16ch/チップを16枚 ・画素毎に閾値を選択 ・wired-OR出力

18 1画素回路シミュレーション ・立ち下がり時間 １０ns以内で トリガー生成。 ・閾値を設定可能 シミュレーションを元にチップレイアウトの作成
出力信号 入力信号 閾値電圧 シミュレーション ・立ち下がり時間 １０ns以内で 　トリガー生成。 ・閾値を設定可能 シミュレーションを元にチップレイアウトの作成

19 トリガーチップの試作 設計ルール CMOS:Rohm0.35m 1画素 200m角 チップサイズ 4.9 mm角
出力波形 閾値電圧 入力波形 このＬＳＩを用い性能評価試験 ・～15nsecの応答 ・基本動作(閾値選択)の確認

20 Ashraファインセンサ 要求 ・2048×2048ch光検出器+回路 ・2次元露光制御 ・部分読み出し制御 ・コスト
水平方向アドレスデコーダー 水平(X)方向トリガー＆リセット Yアドレス デコーダー MACRO CELL GROUP1 (2048×1024) Yトリガー & リセット Yアドレス デコーダー MACRO CELL GROUP2 (2048×1024) 読み出し回路(下部：2048×1024) 水平方向アドレスデコーダー ・CMOS標準プロセスを用いたLSI ・画素サイズ8µm角 ・チップサイズ18.88mm ・読み出しレート～12.8µs/セル VDD gnd OUT SEL tg RES 1画素回路図

21 タイミングチャート 2nd 1st 第1トリガーによる部分露光後にデータを保持 第2トリガーによる選択的読み出し Xsel,Ysel
xr,yr xs,ys res tg 読み出しサイクル 読み出しサイクル 1　　　　 ・・・ 　・・・ yadr1,2[9:0] yclk1,2 xadr1,2[7:0] xclk1,2 xradr,yradr[7:0] rclk aout1,2[15:0] 第1トリガーによる部分露光後にデータを保持 第2トリガーによる選択的読み出し

22 トリガーセンサとファインセンサの動作 トリガー信号⇒3×3マクロセルごとの露光 トリガー領域 信号 ３×３マクロセルを露光 マクロセル
16×16画素 トリガー信号⇒3×3マクロセルごとの露光

23 まとめ Ashraの光検出システムにおいて ・大口径静電撮像管(16インチI.I.) を開発、性能評価し、
　2～3分角相当の分解能と～100のゲイン ・トリガーLSIの高速性(～15ns)、動作の確認 ・ファインセンサの動作シミュレーション 今後 ・トリガー用シリコン検出器、ファインセンサの性能試験を