Download presentation
Presentation is loading. Please wait.
1
ツールの紹介と新規起動 プロジェクト演習 CS28 川口 博
2
開発ツール DK Design Suite Xilinx ISE FTU3 (File Transfer Utility?)
Handel-Cの開発環境 Xilinx ISE FPGAの配線ツール FTU3 (File Transfer Utility?) 配線情報ファイルをRC10に転送
3
ディレクトリ構造 C:\ proj\ (新規作成してください) example1\ (作業ディレクトリ)
example1.hcc (ソース) colours.h (ヘッダーファイル) numbers8x8.h (ヘッダーファイル) EDIF\ (出力ディレクトリ) FPGA\ (ISE用ディレクトリ) まだ作らなくて大丈夫
4
DK Design Suiteの新規起動 Handel-Cの開発環境 デスクトップの をダブルクリックで起動
ソースファイルの編集、ビルド デスクトップの をダブルクリックで起動 またはスタート>プログラム>Celoxica>DK Design Suite>DKで起動 2回目の起動からは作業ディレクトリの.hwファイルをダブルクリック デスクトップのアイコンをダブルクリックすると新規起動になってしまう
5
DK Design Suite起動画面
6
DK Options DK Toolbar: Tools>Options…
Include filesと Library modulesの 設定 C:\Program Files\Celoxica\PDK\Hardware\Include C:\Program Files\Celoxica\PDK\Hardware\Lib
7
DK New Project Toolbar: File>New…
Project>Xilinx Spartan-3/3L Chip Location:>C:\proj\ Project Name: example1 Xilinx Spartan-3/3L Chip example1 C:\proj\
8
ソースとヘッダーファイルのダウンロード からダウンロードしたファイルを C:\proj\example1\に置く example1.hcc (ソース) colours.h (ヘッダーファイル) numbers8x8.h (ヘッダーファイル)
9
DK Add .hcc files to Project
Project:example1を右クリック>Add Files to Folder… example1.hccを選択 Example1.hcc
10
DK Settings: Settings>Build commands
Project:example1を右クリック>Settings Settings for:>EDIF Building commandsはそのままでよい EDIF
11
DK Settings>Linker
Object/library modules:に stdlib.hcl,rc10.hcl,pal_rc10.hcl,pal_mouse.hclを追加 stdlib.hcl,rc10.hcl,pal_rc10.hcl,pal_mouse.hcl
12
DK Settings>Chip Family>Xilinx Spartan-3/3L (XilinxSpartan3)
Device:>xc3s1500l Package:>fg320 Speed Grade:>4 Xilinx Spartan-3/3L (XilinxSpartan3) xc3s1500l fg320 4
13
DK Settings>Optimization
この通りに設定
14
DK Settings>Synthesis
Expand netlist for:>Speed (-N+speed) Limit ALUs of type:>MULT18X18 to 32 Speed (-N+speed) MULT18X18 32
15
DK Settings>Debug Debugはそのままでよい
16
DK Settings>Preprocessor
Preprocessor definitions: NDEBUG,__EDIF__,USE_RC10 (USE_RC10を追加、この_はひとつだけ) NDEBUG,__EDIF__,USE_RC10
17
Settings>General Intermediate files:とOutput files:が EDIFとなっていることを確認
18
DK Edit Source Files Project example1にあるexample1.hccを ダブルクリック\
編集画面
19
DK Build Toolbar: Build>Build example1 (F7)
example1\EDIF\example1.edfができる EDIF メッセージ
20
Xilinx ISE新規起動 FPGAの配線ツール デスクトップの をダブルクリックで起動
ネットリスト.edfから配線情報.bitを作る デスクトップの をダブルクリックで起動 またはスタート>プログラム>Xilinx ISE 8.2i> Project Navigatorで起動 2回目の起動からもデスクトップのアイコンをダブルクリック 前回終了時のProjectを保持している New Projectしたい場合は現在のProjectをToolbar: Tool>Close Projectでクローズ
21
Xilinx ISE起動画面
22
ISE Toolbar: File>New Project… Wizard
Project Location>C:\proj\example1\EDIF\ Project Name: FPGA Top-Level Source Type:>EDIF FPGA C:\proj\example1\EDIF\ EDIF
23
ISE Wizard – Import EDIF/NGC Project
Input Design: C:/proj/example/EDIF/example1.edf C:/proj/example1/EDIF/example1.edf
24
ISE Wizard – Device Properties
Product Category>All, Family>Spartan3, Device>XC3S1500L, Package>FG320, Speed>-4, Simulator>ISE Simulator All Spartan3 XC3S1500L FG320 -4 ISE Simulator
25
ISE Wizard – Project Summary
Finish
26
Implement Design Implement Design>ダブルクリック Implement Design
27
Generate Programming File (.bit file)
C:\proj\example1\EDIF\FPGA\example1.bitができる Generate Programming File
28
ISE 2回目以降起動時の注意点 Example1右クリック>Add Copy of Source…
C:\proj\example1\EDIF\example1.edfを選択(C:\proj\example1\EDIF\FPGA\example1.edfも存在するが、こちらは選ばないこと) Timestampを確認 C:\proj\example1\EDIF\example1.edf 右クリック> Add Copy of Source…>
29
FTU新規起動 配線情報ファイルをRC10に転送
ネットリスト.edfから配線情報.bitを作る デスクトップの をダブルクリックで起動 (デスクトップにアイコンがない場合は ショートカットを作成) またはスタート>プログラム>Celoxica>Board Support>Software>FTU3 2回目の起動からもアイコンをダブルクリック
30
FTU起動画面
31
FTU Browse 1 Browseで.bitファイルを選択
32
FTU Browse 2 Example1.bitを選択 C:/proj/example1/EDIF/FPGA/example1.bit
33
example1.ncdをRC10に転送 example1.ncd
34
いくつかのデモ C:\Program Files\Celoxica\PDK\Examples\と C:\Program Files\Celoxica\PDK\Tutorials\を C:\proj\にコピー C:\proj\Examples\PAL\Examples.hw FrameBufferBRAM\, Mouse\, … C:\proj\Examples\PixelStreams\Examples.hw GUI, VideoGen, … C:\proj\Examples\PSL\RC10\RC10.hw MidiFlash Xilinx Spartan-3/3L ChipのProjectは全て動作 いろんなことができる!
Similar presentations
© 2024 slidesplayer.net Inc.
All rights reserved.