Presentation is loading. Please wait.

Presentation is loading. Please wait.

SOI技術を用いた pixel検出器の開発(1)

Similar presentations


Presentation on theme: "SOI技術を用いた pixel検出器の開発(1)"— Presentation transcript:

1 SOI技術を用いた pixel検出器の開発(1)
日本物理学会第62回年次大会 小野峻,三枝裕司,石野宏和,新井康夫,田内一弥,坪山透, Gary Varner, Elena Martin, Michael Cooney その他 SOI検出器開発グループ 東京工業大学, 高エネルギー加速器研究機構(KEK), University of Hawaii

2 SOI Pixel Detector R&D group
[参加メンバー] KEK: 海野義信、寺田進、池上陽一、坪山透、羽澄昌史、高力孝、新井康夫 新潟大学: 川崎健夫 筑波大学: 原和彦、三宅秀樹、望月亜衣 東京工業大学: 石野宏和、小野峻、三枝裕司 JAXA: 池田博一 U. of Hawaii: Gary Varner, Elena Martin, James Worley Kennedy SLAC : Hiro Tajima はじめに、現在KEKにてSOIの半導体検出器の開発計画が行われており、ここに書かれているメンバーを中心となってR&Dをしています。ここから私を含め3人がそれぞれの研究についての発表を行って生きます。 2007/9/22 日本物理学会第62回年次大会

3 SOI、SOI pixel detector INTPIX pixel detector COBI interface board
目次 研究目的 SOI、SOI pixel detector INTPIX pixel detector COBI interface board DAQ システム データ収集 Summary 2007/9/22 日本物理学会第62回年次大会

4 INTPIX SOI pixel detectorの評価
研究目的 INTPIX SOI pixel detectorの評価 COBIを使用したUSBによる検出器制御 DAQシステムの構築 データの読み出し、撮像 2007/9/22 日本物理学会第62回年次大会

5 Silicon On Insulator (SOI)
2種類の抵抗値の異なるシリコンウェハを絶縁膜を通して張り合わせる技術 一方にトランジスタを形成し、浮遊容量を減らして回路の高性能化を図る 長所 回路の高速化、低消費電力、latch upを防ぐ、低いleak current、低コスト 2種のウェハそれぞれをセンサー・回路部分として、一体型pixel検出器を開発 SOI トランジスタ 2007/9/22 日本物理学会第62回年次大会

6 SOI pixel detector SOI pixel detectorの特徴 Monolithic(一体型)検出器
センサーそのものの厚みを薄くできる センサー、回路部で異なる抵抗のシリコンウェハを使用 完全空乏化による高い電荷収集効率と複雑なCMOS回路の両立 センサー、回路間の浮遊容量が少ない S/Nの向上 トランジスタが完全分離 Leak currentの減少 高い放射線耐性 Super Bなどの次世代の 加速器実験における有望な候補 2007/9/22 日本物理学会第62回年次大会

7 INTPIX INTPIX detector SOI 0.15mm process Chip size: 5.0mm X 5.0mm
Pixel size: 20mm X 20mm 128 X 128 pixels Bulk: n-type、 厚み 350mm Readout: 電荷積分型 INTPIX block diagram 今回はINTPIXのback側から8Vのbias電圧を印加(空乏層:約20mm) pixelのaddress指定を行いひとつのラインからシリアルで読み出していく Resetシグナルを送ることでpixel出力をresetさせる INTPIX 断面図 2007/9/22 日本物理学会第62回年次大会

8 COBI Compound Operational Board Interface
Hawaii大学で開発 PC側とINTPIX検出器の間を接続する。 PC側との接続はUSBを経由し、検出器の制御および信号の読み出しが可能。 FPGAを搭載、制御部分をVHDLにて記述 今回は検出器の制御(address指定、reset)のみをVHDLにて記述し、実験を行っている INTPIX USB FPGA 2007/9/22 日本物理学会第62回年次大会

9 DAQ system PCより、INTPIXのresetを送り、その後pixelのアドレスを順次変えて(128 x 128)、ph-ADCを使用しシリアルで読み出す。 Signalの読み出しタイミングはPCから、CAMACのoutput registerを使用して送り出す。 CAMAC crate (PH-ADC, Output reg) Output signal PC COBI USB INTPIX 2007/9/22 日本物理学会第62回年次大会

10 Readout signal (Oscilloscope)
1つのpixelからの読み出し信号をoscilloscopeで観測 Readout signal (光源無し) Readout signal (光源あり) reset reset 飽和状態 Pixel output Pixel output offset ここから先は まだ ピクセルが調整中(preliminary ) ピクセルの各部電源VDDなどはまだ調整中でして、とりあえずシグナルが見える状態で仮測定してあります。 各pixelからのoutput確認 リセットにより、outputがoffsetへ戻る 2007/9/22 日本物理学会第62回年次大会

11 Readout signal (ph-ADC)
Pixel output (光源無し) Offset 2D plot Offset 分布 飽和状態 Pixelが未調整であるため Preliminaryなデータを表示 2007/9/22 日本物理学会第62回年次大会

12 Readout signal with mask
Pixel output with mask(光源:レーザーポインタ) Raw data signal (Raw data – offset) signal Offset signal Pixelが未調整であるため Preliminaryなデータを表示 2007/9/22 日本物理学会第62回年次大会

13 Summary INTPIX pixel detectorの評価 COBIを使用しUSB経由で検出器の制御を行い、DAQシステムを構築
INTPIXのデータ読み出し、maskを使用した撮像 今後の予定 DAQシステムの改良、高速化(USBによる読み出し等) KEK富士ビームラインでのビームテストによる評価   (位置分解能、S/N等) 2007/9/22 日本物理学会第62回年次大会


Download ppt "SOI技術を用いた pixel検出器の開発(1)"

Similar presentations


Ads by Google