4.1 Chapter Overview. 4.1 Chapter Overview 4.2 The History of the 80x86 CPU Family Intel製CPUの歴史.

Presentation on theme: "4.1 Chapter Overview. 4.1 Chapter Overview 4.2 The History of the 80x86 CPU Family Intel製CPUの歴史."— Presentation transcript:

1

2 4.1 Chapter Overview

3 4.2 The History of the 80x86 CPU Family
Intel製CPUの歴史

4 4004, 4040 Intel 商用の初CPU まだ4ビットだった

5 8008, 8080, 8085 Intel 4004を8ビットにしたもの これを使って、Altair 8800 という初の“Personal” Computerが作られた 競合他社 Motorola 6800: プログラムしやすい Zilog Z80: 8080との互換性

6 8086 Intel 競合他社 プログラムしやすさで勝っていた 16ビットCPU メモリが16Kで$200の時代 当時としてはずば抜けた性能
メモリ節約のため、8bitのコードを実行可能に 当時としてはずば抜けた性能 競合他社 Zilog Z8000 Motorola 68000: 32-bit register National Semiconductor 16032 (renamed to 32016) : 32-bit register プログラムしやすさで勝っていた

7 80186 Intel 80186, 80188 (16-bit) iAPX432 (32-bit) 周辺回路を多数内蔵 8086の倍の速度
現在の主要なCPUはこれとの互換性をもつ １MBのメモリ制限（普通のPCは4~64KB) iAPX432 (32-bit) Adaという言語のコンパイラのみ IBMのPC/ATが人気に →自然消滅

8 80286 Intel 80286 (16-bit) 1982年登場 プロテクトモード採用（メモリが最大16Mに）
IBMのPC/ATに採用される→互換機普及

9 80386 競合他社 Intel RISCを開発 32ビットCPU 命令一つにかかるサイクルを小さく統一
現在のPentium 4もこの命令セットの拡張を使っています 4GBまでメモリが扱える（レジスタ的に） FPUコプロセッサの80387が存在する CISC 命令にかかるサイクルはばらばら 性能は良いが、開発が難しい 競合他社 RISCを開発 命令一つにかかるサイクルを小さく統一 CPUをシンプルに

10 80486 Intel 競合他社 FPU内蔵 パイプライン導入 80386からの追加命令は少ない RISCでスーパースカラを実現
命令を予め処理しておく 分岐に弱い 80386からの追加命令は少ない 競合他社 RISCでスーパースカラを実現 1サイクルで命令を複数実行 浮動小数点演算に強かった CADなどに採用される

11 Pentium Intel 命名規則を変更 他社が同じ数字をつけるため デスクトップ用途で強かった

12 Pentium Pro Intel 32ビットソフトウェアに最適化 サーバ用途向けの命令セットを追加 マルチプロセッサ可
とはいえ、当時はまだまだ16ビットアプリケーションが多く、実力を発揮できずに消えた

13 MMX Pentium Intel MMX命令をPentiumに追加 ただし整数しか扱えない マルチメディア用途向け

14 Pentium II Intel ハイエンド用にXeonを発表 Pentium Pro += MMX + 16ビットの性能UP
パフォーマンス主義に→高価になり客減少 ローエンド用のCeleronを発表 2次キャッシュなし パフォーマンスは半分 ハイエンド用にXeonを発表 キャッシュ増量 2つ以上のマルチプロセッサをサポート

15 Pentium III Intel SSE命令を追加 1GHz達成はAMDに2日遅れた・・・ いつの間にか性能でRISCを追い抜いていた
浮動小数点も扱える 1GHz達成はAMDに2日遅れた・・・ いつの間にか性能でRISCを追い抜いていた

16 Pentium 4 Intel 競合他社 Pentium Pro 以来の完全に新しく設計されたコア このテキスト執筆時は2GHzが最速
その後追加の機能 Hyper Threading Dual Core 競合他社 RISCを64ビットCPUに ４GBを越えるメモリ搭載も珍しくなくなった

17 Itanium (アイテニアム） Intel + HP 競合他社 Intel初の64ビットCPU 結局64ビット化はAMD64が成功
IA-64という全く新しい命令セットを使う 従来のx86はエミュレートで利用（遅い！） 当初の周波数は1GHz そのときPentium 4は2GHzを達成 64ビット用コンパイラも未成熟だった 競合他社 結局64ビット化はAMD64が成功 IntelはEM64Tによって後追いになった

18 4.3 A History of Software Development for the x86
Intelが重視したもの 互換性 8085→8086 バイナリ互換はない その代わり、CPU命令はほとんど同じ その頃のOSは CP/M、言語はMicrosoft BASICが使用されていた これらの移行がもっとも大事

19 重要な出来事 VisiCalc（世界初の表計算ソフト）の登場 IBM PCの登場 Appleはこれで急激に成長
趣味ではなく、ビジネス用に本格的にコンピュータが使われるようになった 多くのソフトウェアが作成されるようになった

20 8086のセグメントアーキテクチャ 4ビットのセグメントアドレスと16ビットのオフセットアドレスを用いて20ビット（１MB)のメモリを扱う方法 オフセットの値を間違えると、すぐにメモリの内容が破壊される IBM PC では640KBのメモリを搭載するものも 悪名高かった とはいえ従来の互換性＋ハードウェア技術では仕方なかった Z8000や68000の方が仕組みは優れていたが、既に8086には大きなソフトウェア資産があった

21 80286 プロテクトモードの登場 利点 欠点 結局あまり使われなかった 16MBに緩和 メモリ保護機能
プロテクトモードとリアルモードの扱いが全く異なる 一度プロテクトモードになると、リセットしなければリアルモードに戻れない 結局あまり使われなかった

22 MS-DOS 1.0 MS-DOS 2.0 当時のOSはフロッピ起動（IBMが紹介）
Microsoft はQD-DOSを買収し、MS-DOSとして$50で売り出した CP/Mは $595だった→誰も使わなくなった MS-DOS 2.0 UNIXから色々機能をとってきて追加 ハードウェアへのたいしたサポートがない システムリソースの管理はOSではなくアプリケーションの責任

23 80386 32ビットCPUになり、メモリがフラットに4GBまで扱えた しかし、高価だったので8086や80286を使い続ける人も多かった
結局Windows95が出るまで、セグメントアドレスは不平を言われ続けた

24 その後 MMX、SSE 486, PentiumなどのCPUが普及 動画再生や3Dゲーム 音声認識や画像認識 32ビットOSが本格普及
4GBまでメモリが扱える（Pentium Proは64GBまで） MMX、SSE 動画再生や3Dゲーム 音声認識や画像認識

25 4.4 Basic CPU Design 初期のプログラミング方法 物理的に結線していた 難しいので、ソケット方式に変更

26 レジスタ追加後

27 4.5 Decoding and Executing Instructions: Random Logic Versus Microcode

28 4.6 RISC vs. CISC vs. VLIW

29 4.7 Instruction Execution, Step-By-Step

30 4.8 Parallelism - the Key to Faster Processors
処理の並列化 互いに影響しない命令は同時処理できる 例：EIPのアップデートはいつでも良い Fetch the instruction byte from memory. Update the EIP register to point at the next byte. Decode the instruction to see what it does. Fetch the source register. Store the fetched value into the destination register Fetch the instruction byte from memory. Decode the instruction to see what it does. Fetch the source register and update the EIP register to point at the next byte. . Store the fetched value into the destination register

31 場合によっては、命令の順序を入れ替える Fetch the instruction byte from memory.
Decode the instruction and update EIP to point at the next byte. Fetch a displacement for use in the effective address calculation Update EIP to point beyond the displacement value. Fetch the constant value from memory and send it to the ALU. Compute the address of the memory operand (EBX+disp). Get the value of the source operand from memory and send it to the ALU. Instruct the ALU to add the values. Store the result back into the memory operand and update the flags register with the result of the addition operation and update EIP to point beyond the constant's value. Fetch the instruction byte from memory. Decode the instruction and update EIP to point at the next byte. Fetch a displacement for use in the effective address calculation and update EIP to point beyond the displacement value. Compute the address of the memory operand (EBX+disp). Fetch the constant value from memory and send it to the ALU. Get the value of the source operand from memory and send it to the ALU. Instruct the ALU to add the values. Store the result back into the memory operand and update the flags register with the result of the addition operation and update EIP to point beyond the constant's value.

32 4.8.1 The Prefetch Queue - Using Unused Bus Cycles
CPUとメモリ間のバスを有効利用 1サイクルに一つのデータしか転送できない レジスタへの値代入時はバスを使用しない →プリフェッチすると良い

33 JNZなどでアドレスが突然変わると対応できない

34 4.8.2 Pipelining - Overlapping the Execution of Multiple Instructions
80486から対応しました

35 A Typical Pipeline この命令を普通に4回行うと24クロック パイプラインを使うと9クロックで済む

36 Stalls in a Pipeline パイプライン処理を困難にする3つの問題 構造ハザード 制御ハザード データハザード

37 構造ハザード 同じタイミングで同じ回路を使用する時がある 前の処理が終わるまで待つ必要あり

38 制御ハザード データハザード JNZなどで条件分岐する場合におきる
ある値を先に計算してしまうことにより、計算結果が変わってしまう（4.8.4でまたやります）

39 4.8.3 Instruction Caches - Providing Multiple Paths to Memory

40 4.8.4 Hazards

41 4.8.5 Superscalar Operation- Executing Instructions in Parallel

42 4.8.6 Out of Order Execution

43 4.8.7 Register Renaming

44 4.8.8 Very Long Instruction Word Architecture (VLIW)

45 4.8.9 Parallel Processing

46 4.8.10 Multiprocessing これまで紹介したテクニック Multi Processing
fine-grained parallelism プログラマは特に意識しなくても高速になる Multi Processing Coarse-grained parallelism プログラマはマルチプロセッサを意識しなければいけない 片方のCPUでの処理をもう片方に移動させるのは大きなコスト OSがマルチプロセッサ対応の必要 キャッシュの一貫性

47 4.9 Putting It All Together
CPUの進化は著しい X86アーキテクチャは10000倍の速度アップ いつまでもIA-32が続くとは限らない いずれIA-64などにとってかわられるかも？