3 次元構造インダクタと底面配置回路を用いた484-mm2 21-GHz LC-VCO

Presentation on theme: "3 次元構造インダクタと底面配置回路を用いた484-mm2 21-GHz LC-VCO"— Presentation transcript:

1 3 次元構造インダクタと底面配置回路を用いた484-mm2 21-GHz LC-VCO
2008/7/14 3 次元構造インダクタと底面配置回路を用いた484-mm2 21-GHz LC-VCO ○村上 塁, 岡田 健一, 松澤 昭 東京工業大学大学院理工学研究科 電子物理工学専攻 2010/09/17

2 Contents ・研究背景 ・インダクタの小型化 ・底面配置構造 ・測定結果 ・まとめ 2010/09/17
2008/7/14 ・研究背景 ・インダクタの小型化 ・底面配置構造 ・測定結果 ・まとめ 2010/09/17 R.Murakami, Tokyo Tech

3 研究背景 31.6x RingをLCに置き換える必要がある 15 15 10 Clock 10 Clock [GHz] 5
2008/7/14 15 15 10 Clock 10 Clock [GHz] 5 6s Jitter/Clock [%] Ring-VCO 5 31.6x LC-VCO [1] 今日ではMOSの微細化が進んでおり トランジスタのftが向上し、クロックもGHｚオーダーのものが必要とされるようになりました。 また、電源電圧も微細化に伴って低下しており 今後さらに微細化が進んだ場合に、クロックジェネレーターとして用いられるリングオシレーターのジッタ特性の劣化が問題となります。 こちらは同一消費電力でリングオシレーターとLC－VCOのジッタ特性を比較したものです。 このまま微細化が進み、電源電圧が0.7Vとなる2022年にはリングのジッタは周期の12%となり、更に微細化され電源が0.5Vとなった際にはジッタが21%にもなってしまいます。 これをLC並みにまで引き下げようとした場合には膨大な電力を消費してしまいます。 このようなことから、今後微細化されていく中で、クロックジェネレーターはリング型からLC型に置き換える必要があるとかんがえられます。 微細化に伴う電源電圧の低下→Ringの雑音劣化 RingをLCに置き換える必要がある [1] 佐藤高洋, 電子情報通信学会ソサエティ大会 2009 2010/09/17 R.Murakami, Tokyo Tech

4 リング発振器とLC発振器 Ring LC inductor core LC-VCOの小型化を検討する Bad Good Large
2008/7/14 Ring LC Bad Noise Good Large Power cons. @high freq. Small Very small Area inductor core Ringと比較してLCは面積が大きい 受動素子が支配的 小型なインダクタを用いて小面積なVCOを実現する 今回は、後にディバイダーと組み合わせて使うことを想定し、インダクタの特性がよくなりやすい20GHｚのVCOを設計する LC-VCOの小型化を検討する まず受動素子、特にインダクタの小型化を検討 2010/09/17 R.Murakami, Tokyo Tech

5 発振周波数 発振周波数 面積と雑音特性を考慮し20GHzのLC-VCOを検討 雑音劣化、消費電力増加 周波数が高いほうが必要なLが少なく
2008/7/14 発振周波数 周波数が高いほうが必要なLが少なく 小さいインダクタで構成できる 20GHz以上の高周波になると 表皮効果の影響でQ値劣化 雑音劣化、消費電力増加 面積と雑音特性を考慮し20GHzのLC-VCOを検討 2010/09/17 R.Murakami, Tokyo Tech

6 インダクタ構造 面積 1/60 100mm 15mm Mono-layer Stacked-spiral @20GHz 1.16 51.7
2008/7/14 100mm 面積 1/60 15mm Mono-layer Stacked-spiral @20GHz LS [nH] RS [Ohm] CL [fF] Q Stacked-spiral 1.16 51.7 9.76 2.82 Mono-layer 0.51 4.19 18.6 15.5 RS LS CL 2010/09/17 R.Murakami, Tokyo Tech

7 回路のインダクタ底面配置 インダクタ底面に回路を配置することで面積を半減 インダクタと回路配線間で磁界結合が起きやすい
2008/7/14 超小型インダクタを用いた場合、インダクタの面積と能動素子の占める面積が同程度になる インダクタ底面に回路を配置することで面積を半減 インダクタと回路配線間で磁界結合が起きやすい 2010/09/17 R.Murakami, Tokyo Tech

8 磁界結合 磁界結合によるインダクタンスとQ値の劣化が問題 磁界結合を極力抑える 平行配線 電流ループ 2010/09/17
2008/7/14 磁界結合によるインダクタンスとQ値の劣化が問題 平行配線 電流ループ 磁界結合を極力抑える 2010/09/17 R.Murakami, Tokyo Tech

9 結合低減のためのレイアウト インダクタと回路に流れる電流方向を 直交させることで磁界結合を低減 2010/09/17
2008/7/14 インダクタと回路に流れる電流方向を 直交させることで磁界結合を低減 2010/09/17 R.Murakami, Tokyo Tech

10 配線の影響 LS,Q 5%劣化 @20GHz LS [nH] Q Inductor only 1.16 2.82 With lines
2008/7/14 HFSSを用いて配線モデルを作成しインダクタのLS および Q に与える影響をシミュレーション @20GHz LS [nH] Q Inductor only 1.16 2.82 With lines 1.14 2.67 LS,Q 5%劣化 FoM換算で0.4dB 2010/09/17 R.Murakami, Tokyo Tech

11 Chip Micrograph Output Buffer VCO core 22mm 22mm 2010/09/17
2008/7/14 Output Buffer 22mm Today, I’ll talk about the design of an injection locked frequency tripler for 60GHz LO. First, I will discuss the measurement result of the ILO designed in last November. It had several problems. Next, I will present another ILO.It was designed in May to reflect on the problems of the last T.O. It has achieved improvement in the power consumption and a 59-69GHz tuning range by adopting a tail injection method. VCO core 22mm 2010/09/17 R.Murakami, Tokyo Tech

12 Measurement Result [2] VDD 0.6V Freq. 21GHz power consumption 1.92mW
2008/7/14 VDD 0.6V Freq. 21GHz power consumption 1.92mW PN[dBc/Hz] Tech. 65nm FoMA [dBc/Hz] 206 [2] [2]Shih-An Yu, et al., IEEE TCAS-II 2009 2010/09/17 R.Murakami, Tokyo Tech

13 Performance Summary This Work [3] [4] [5] Area [mm2] 484 2597 2400
2008/7/14 This Work [3] [4] [5] Area [mm2] 484 2597 2400 290000 Power [mW] 1.92 2.8 9.8 0.16 PN Freq. 21GHz 5GHz （20GHz/4） 0.9GHz 4.5GHz VDD [V] 0.6 1 3.3 0.3 Tech. [nm] 65 90 350 180 FoMA 206 199 182 195 Type LC(3D-inductor) LC(3D-inductor) +Div. Ring LC [3]A.Tanabe, et al., RFIC [4]I.Hwang, et al., JSSC 2004 [5]K.Okada, et al., VLSIC 2009 2010/09/17 R.Murakami, Tokyo Tech

14 This VCO achieves a chip area of 484mm2 and FoMA of 206dBc/Hz.
Summary 2008/7/14 A very compact LC-VCO with a stacked-spiral inductor and the core-circuit being placed under the inductor is proposed. This VCO achieves a chip area of 484mm2 and FoMA of 206dBc/Hz. 2010/09/17 R.Murakami, Tokyo Tech