タイミングコントロール（ハードウエアベース）

Presentation on theme: "タイミングコントロール（ハードウエアベース）"— Presentation transcript:

1 タイミングコントロール（ハードウエアベース）
MT Oct

2 考察範囲 ハードウエア系のみ（ソフトウエアが関与するラン/スローコントロールは除く） トリガーディシジョンロジック タイミング分配システム
ゲートジェネレータ、コインシデンスロジック、、、、 タイミング分配システム FANIN/FANOUT、レベルコンバータ データ転送システムとのインターフェース クロックジェネレータ、CAMACレジスタモジュール、 　インタラプトモジュール

3 いままでのシステム例 Discri NIMなどのロジック によってイベントを選択 イベント選択用トリガー: Gate,Start..
トリガーを解除する（VETO解除など） 不感時間測定用 スケーラへ 検出器及びフロントエンドエレクトロニクスから Delay CAMAC,TKOなどの ADC,TDC データバッファ IO register Interrupt

4 問題点とその解決（概要） FPGA VME （ユーロラック） シリコンイーサ （内田Presen） 複雑なロジックが作れない
NIMなどのロジック によってイベントを選択 Discri Delay CAMAC,TKOなどの ADC,TDC データバッファ イベント選択用トリガー: Gate,Start.. 検出器及びフロントエンドエレクトロニクスから IO register Interrupt トリガーを解除する（VETO解除など） 不感時間測定用 スケーラへ FPGA VME （ユーロラック） シリコンイーサ （内田Presen） 複雑なロジックが作れない 多チャンネル化が困難 サイズ、電力、制御 NIM、CAMAC、TKOは特殊 データ転送、収集用モジュール とのI/Fが標準化されていない （当然のことですが） ユーザーとの議論により 必要なモジュールをそろえる 新規モジュール 新規Firmware いままでのシステムとの互換性 （同じような機能があって） 共存可能がいい！！

5 現在提供できそうなもの 汎用I/Oボード Gate generator 2ch Clock generator 1ch LVDS Input
ECL Input NIM I/O 16ch selectable Optical I/F（製作中） Monitor用FADC12bit,65MHz（製作中） Monitor用DAC14bit,125MHz（製作中） Gate generator 2ch Clock generator 1ch

6 汎用IOボードとサブ基板 外部信号 サブボード VME親基板 NIM FANIN／ FANOUT NIM レベルコンバータ
NIM　ORモジュール NIM　コインシデンス CAMAC　Output Register CAMAC Input Register CAMAC　Interrupt Module　 　　　　などの代替として レベル変換 A→D データ 処 理 VME I/F 外部信号 サブボード VME親基板 FPGA CPLD

7 クロックジェネレータ 出力クロック信号 ＴＴＬ，ＮＩＭ, LVDS ： 0.１Ｈｚ～１００ＭＨｚ １ＭＨｚ以下は分周器出力
フロントパネルのBCDスイッチから１ｋＨｚ分解能で周波数設定 (１ＭＨｚ～ ) ＶＭＥバスとＵＳＢ（フロント）からは１Ｈｚ分解能で周波数設定可能 (１ＭＨｚ～ )

8 ゲートジェネレータ 外部信号を任意の遅延時間とパルス幅で出力 遅延時間 ： 100ｎｓ ～ 10ｓレンジ
　 パルス幅 ： 100ｎｓ ～ 10ｓレンジ ＬＡＴＣＨモード 　ＳＴＡＲＴ信号（ＬＥＭＯ，ＳＷ）からＳＴＯＰ信号までのパルス幅で出力 フロント（ポテンショメータ）とＶＭＥバスの両方から遅延時間とパルス幅を設定可能

9 トリガー用ロジックボード 多チャンネル入出力トリガーボード チャンネル数 ロジックレベル ９６～２５６ｃｈ ECL, LVDS 写真の例は
　２５６ｃｈ 　入出力selectable

10 提案 今までと同じ感覚でNIMモジュールとして クレート単位/モジュール単位で信号の送受 利点 多チャンネル化、CPUコントロール
FPGAになれることができ従来のものからの脱却が図れる 長期的に見てコストが安くなる 機能はファームウエアにより変更可能 例えば汎用I/O、トリガーボードを使用することでコインシデンス、マルチプリシティーロジック,FAN IN/OUT, レベルコンバータなど クレート単位/モジュール単位で信号の送受 利点 テストシステムと実際の実験が同じセットアップとなるため楽 チャンネル数が増加してもシステム設計が容易である 従来のディレーを使用する方法も可能 きちんと設計する方法も身につく

11 つまり トリガー及び その他 基準信号生成 タイミング分配 データ転送 システムとのI/F VME rack CAMAC ラック
NIM bin 1st step 今まで 2nd step GateGen GateGen NIM/TTL ADC タイミング信号 タイミング 分配 GPIO Conc FAN I/O TDC クレート毎 分配 Discri Discri,etc NIM/ECL ADC モジュール毎 GPIO Delay NIM/LVDS IO reg scaler COPPER

12 開発予定 JPARCへ向けて必要なもののリストアップを 行うワーキンググループを立ち上げたら？ もっと広範囲に行う？ 要議論！！！！！
デジタル系 多チャンネルディスクリ LVDS互換（コモンモード電圧可変）出力ボード 多チャンネルゲートジェネレータ？……… アナログ系 PMTアンプ アナログFAN IN/OUT JPARCへ向けて必要なもののリストアップを 行うワーキンググループを立ち上げたら？ もっと広範囲に行う？ 要議論！！！！！

13 最後に 若いそこに座っているあなた！そうあなたです！ あなたたちが議論に積極的に参加し進めないとだめです。 困るのはあなたたちです。
　あなたたちが議論に積極的に参加し進めないとだめです。 困るのはあなたたちです。 あなたたちの先生はすでに老化が始まっていて役に立ちません。役に立つことといえばお金をとってくることくらいです。頼りになりません。 あなたたちこそが救世主なのです。 と思い込んでください。