M. Uchida, Kyoto University

Presentation on theme: "M. Uchida, Kyoto University"— Presentation transcript:

1 M. Uchida, Kyoto University
NEW BLP R&D M. Uchida, Kyoto University

2 開発の目的 現行システムの老朽化（OS9,J11)に対応 ネットワークの高速化に対応(100Base,1000Base)
システム保守の単純化(Open Source, Unix base) FORCE+Solarisを用いたDAQの設計

3 ハードウエアについて CES HSM or LeCroy Dual Port Memory FERA SYSTEM(ECL Readout)
Universal Logic Unit (LR2366,2367) REPIC RPV130 I/O Register LeCroy 1151N 32bit Scaler K2917+K3922(VME – CAMAC interface) FORCE CPU (CPU5CE,CPU7V,CPU54T)

4 ハードウエア概念図 基本的な構成は現行のメインシステム( GR, LAS, FPP)と同じ ダブルバッファによるデータ転送系
VMEの制御がOS9(J11)からFORCEへと移行する

5 開発状況 VMEの各モジュールは動作確認済み K2917－K3922の通信はKEK井上さんのプログラムにより動作確認済み
ECL　Readout + Buffer Changer については擬似データを流して確認 Kasugaへのデータ転送プログラム

6 データ転送の概念図 Socket + IPC Multi-threading Client/Server C言語ベース 誰でも拡張可能

7 テスト実験の目的 データ転送の確認 各モジュールのデータ整合性の確認 テストデータではわからないバグの発見 長期安定性の確認

8 ADC signal from BLP

9 TDC signal from BLP

10 Input register for event selection
SPIN up/down Internal counter BLP1/BLP2 event True/Chance

11 Beam polarization Bean: pol-p 250MeV Pn = 0.6 58Ni(p,p) reaction
Mac scaler vs Frc scaler\ Bean: pol-p 250MeV Pn = 0.6 58Ni(p,p) reaction Angle = 16.5 – 23.0

12 結果と問題点 ADC/TDC 信号は正しく転送されている。 Scalerの整合性がない。(～0.05%)
アナライザ、レコーダーの接続部分のバグ

13 MAC Scaler vs FRC Scaler
RATIO channel up down sum up(%) down(%) sum(%) 5781 5722 11503 5789 5724 11513 0.138 0.035 0.087 1 5800 5765 11565 5809 5764 11573 0.155 0.017 0.069 2 5439 5487 10926 5442 10929 0.055 0.000 0.027 3 5766 5708 11474 5772 5710 11482 0.104 0.070 4 6 9 15 5 11 22 7 17 24 12 13 25 8 5687 5782 11469 5692 11473 0.088 6843 6744 13587 6854 6745 13599 0.161 0.015 10 6089 6305 12394 6100 12405 0.180 0.089 6032 6059 12091 6036 12095 0.066 0.033 20 14

14 LeCroy 1151Nについて 32bit scalerと称しているが25bit目に1が立ってしまうというバグあり。
内部クロックがCAENのscalerと違う(CAEN 110MHz, LeCroy 80MHz)

15 補足1（現行システムの保守etc…） Mari のミラーリングマシンを立ち上げた
FDDI, Reflective Memoryの動作確認済み イニシャライズなどの部分はすでに移行可能 Solaris8ブートサーバを立ち上げた。今後は2.6から8にすべて移行する予定。 Gigabit Ethernet の動作確認。

16 補足2（スケーラのバグについて） 単体試験の結果 LeCroy1151Nは正常に稼動している。
不整合はランコントローラとstart gate(j11_run)の同期がとれていなかったため。

17 まとめ FORCE CPU + SolarisによるDAQシステムの開発は順調に進行中
どのタイミングで導入しよう？（BLPだけならばそろそろ可能？） 問題点としては現行システムのアナライザへの対応