CALET-TASCの APD/PD用前置回路

Presentation on theme: "CALET-TASCの APD/PD用前置回路"— Presentation transcript:

1 CALET-TASCの APD/PD用前置回路
早大理工研、横国大工A、 伊藤大二郎、鳥居祥二、清水雄輝、小澤俊介、 森國城、村上浩之、片岡淳、 植山良貴、相場俊英、近藤慧之輔、 片寄祐作A、他CALETチーム 日本物理学会　2011年次大会

2 全吸収型カロリメータ（TASC）の信号読み出し【１】
6桁以上（７桁程度）の ダイナミックレンジを 持つ処理回路が必要 CALETの観測対象 ■電子 GeV – 20TeV ■ガンマ線 GeV – 10TeV ■陽子、原子核 数10GeV – 1000TeV ゲインの異なる４系統に 分けて信号処理すること で実現 ６桁にわたるエネルギー範囲 日本物理学会　2011年次大会 1

3 全吸収型カロリメータ（TASC）の信号読み出し【２】
◆16bit ADCで読み出し ◇下位bitは線形性が保障されない 　⇒　実効的に12bitを仮定 ◆クロスキャリブレーション ◇１系統のレンジは約３桁 　⇒　各系統を1桁以上重ね、 　　　　　　系統①の1MIP測定により全系統を校正 図　入射エネルギー（MIP換算）に対するADC出力値 CSAの要求性能 入力電荷約0.5fC - 15pC に対する出力の線形性 CSA1：（赤線）約10-1 – 103.5MIP程度 CSA2：（青線）約102 – 106.5MIP程度 ダイナミックレンジ CSAへの入力電荷量換算値：　1、2とも　0.5fC – 15pC 程度 日本物理学会　2011年次大会 2

4 CALET用 汎用型電荷有感増幅器 ◆ハイブリッドIC型CSA （HIC） ◇用途： APD、PD、TASC用PMT、CHDの読み出し回路
◇汎用性： 外付け負帰還容量・抵抗によるゲイン調節可能 　　 ⇒　各用途に最適化して使用 　　　APD/PD読み出しの場合：　容量16pF・抵抗5MΩ ◆HIC開発スケジュール 内部回路 JFET Vout: HIC出力電圧 Qin:　HIC入力電荷 Cf:　 負帰還容量 2010年6月 評価版ver.1（SIP型） 基本性能評価（雑音、線形性etc） 2010年10月 評価版ver.2（DIP型） 特性の統計的な分布の調査 2011年2月 搭載品試作 性能評価（雑音etc） 2011年5月 搭載品全数 初期不良検査etc 外付け容量・抵抗 SIP型 DIP型 搭載品 日本物理学会　2011年次大会 3

5 HIC性能評価システム 試験のまとめと今後の展望 ◆測定項目 ◆装置校正 ◇雑音 True RMS Meterを用いた RMS雑音の測定
◇ダイナミックレンジ Pulserを用いた信号入力、 MCAでの測定による 出力線形性の測定 ◇出力オフセット HIC出力部の 直流電圧の測定 ◇消費電流 HICに供給される 電源電流の測定 ◆装置校正 241Amのγ線（60keV） 測定により測定値を校正 試験のまとめと今後の展望 ※整形時定数2μsにおいて 日本物理学会　2011年次大会 4

6 SIP-HIC 基本性能評価 試験のまとめと今後の展望
◆雑音、ダイナミックレンジの測定を行い、要求性能を満たすことを確認 ◇ENC※（equivalent noise charge）：　0.35fC程度 ※HIC入力電荷換算 ◇ダイナミックレンジ： HIC入力電荷で ～15pC程度以上までの出力線形性 試験のまとめと今後の展望 日本物理学会　2011年次大会 5

7 DIP-HIC 雑音の温度特性 試験のまとめと今後の展望 ◆雑音の温度特性を測定 ◆設定値
◆雑音の温度特性を測定 　　　◆設定値 ⇒　温度依存性は 6.5×10-4fC/℃程度 ◇HIC負帰還容量：16pF 観測に影響のない程度 ◇HIC負帰還抵抗： 5MΩ ◇ダミー容量： 0pF or 270pF ◇整形時定数：　2μs 試験のまとめと今後の展望 CALET装置の 温度変化： 流体制御により ±約2℃ 観測への影響 なし 　　　ENC（ダミー容量:270pF） 　　　ENC（ダミー容量:0pF） 日本物理学会　2011年次大会 6 7

8 DIP-HIC 特性の分布 試験のまとめと今後の展望 ◆DIP型試作HIC 100個の雑音、電源消費電流、出力直流オフセットの分布
日本物理学会　2011年次大会 7

9 DIP-HIC 消費電力調整 ◆消費電力削減のために、 HIC初段JFETに流れるドレイン電流を調節 ドレイン抵抗 ドレイン電流低減の効果
　　　ドレイン電流低減の効果 ◇（利点）電力の節約 ◇（利点）直流オフセットの低下 ◇（欠点）雑音の増加 ◆ドレイン抵抗545Ω ⇒ 5.1kΩ：　電力60％削減、オフセット200mV低下、雑音50％増加 　 ドレイン抵抗： 5.1kΩとすることを決定 ドレイン抵抗 JFET ドレイン 抵抗［Ω］ ENC［fC］ （ダミー容量 : 0pF） ENC［fC］ （ダミー容量 : 270pF） ENC勾配 ［fC/pF］ 電源電流 ［mA］ （+12V電源） 電源電流 ［mA］ （-12V電源） 直流 オフセット ［mV］ 545 0.032 ±0.001 0.087 ±0.02 0.21 ±0.01 12.18 ±0.07 2.81 ±0.06 -374 ±245 2k 0.103 ±0.003 0.26 ±0.01 4.93 ±0.07 2.79 ±0.08 -559 ±246 5.1k 0.035 ±0.001 0.132 ±0.006 0.36 ±0.02 3.05 ±0.04 2.82 ±0.05 -549 ±209 ドレイン電流 低減 日本物理学会　2011年次大会 8

10 まとめと今後の展望 試験のまとめと今後の展望 まとめ 今後 ◆TASC読み出し回路
増幅率の異なる4種の信号系統でレンジを分担して処理することで、 7桁のダイナミックレンジを実現 ◆HIC開発： ◇　SIP-HICに対する試験 ⇒入力電荷 0.5fC～15pCに対する線形性を達成 ◇　DIP-HICに対する試験 ⇒雑音の温度依存性が6.5×10-4fC/℃程度であることを確認 ⇒大量生産時の特性のばらつきが大きくないことを確認 ⇒消費電力の最適化:　ドレイン抵抗→5.1kΩ　（電力60％削減） 　　　雑音50％増加（問題なし） 今後 ◆Shaping Amplifierなど、FEC全体の開発 ◆搭載品HICの性能評価 ◆搭載品HIC全数の生産、初期不良試験 試験のまとめと今後の展望 日本物理学会　2011年次大会 9

11 FIN