ATLAS実験における高速飛跡 トリガーシステムの開発と構築1

Presentation on theme: "ATLAS実験における高速飛跡 トリガーシステムの開発と構築1"— Presentation transcript:

1 ATLAS実験における高速飛跡 トリガーシステムの開発と構築1
講演番号 : 26pRG-11 ATLAS実験における高速飛跡 トリガーシステムの開発と構築1 (Tue.) 飯澤知弥、大矢章晴、木村直樹、 郡川智洋、昌子貴洋、白神賢、寄田浩平 早大理工、他ATLAS-FTK Group 物理学会第68回年次大会 @広島大学東広島キャンパス

2 LHC加速器・ATLAS検出器 LHC加速器 ATLAS検出器 Mt.Montblanc 大型陽子陽子衝突型加速器
2015年~2022年、段階的な増強計画 LHCb ATLAS 重心系エネルギー : 14(13)TeV 瞬間ルミノシティ : 3 × 1034[cm-2・s-1] 　 → 1バンチ衝突での衝突粒子数 : 75 円周27km!! CMS ALICE ATLAS検出器 大型汎用粒子検出器 内部飛跡検出器 カロリメータ ミューオン検出器 粒子の位置、運動量、 　 エネルギーを高い精度で測定

3 ATLASトリガーシステムとFTK FTK LVL2で飛跡を再構成する必要が無くなり、別のアルゴリズム
バンチ衝突 ~20(40)MHz Calo Muon Pixel/SCT LVL1 Trigger ROD ROB LVL2 CPU Farm <インプット> ピクセル/SCT検出器の ~75kHz Within 2.5μs FTK ROIのみ <アウトプット> pT > 1 GeVの 全飛跡情報を算出 ~1kHz Within 40ms LVL2で飛跡を再構成する必要が無くなり、別のアルゴリズム （粒子の衝突点再構成等）にCPUや時間を割くことが可能！

4 FTK開発の動機 輝度上昇に伴い、1バンチ衝突あたりの衝突粒子(pile-up)数が増大！ FTK導入で飛跡情報が LVL2以降で使用可能！
FTK導入で飛跡情報が LVL2以降で使用可能！ →第一衝突点を再構成し、 Pile-upを除くことで、トリガー レートを下げられる。 輝度上昇時のビーム衝突点のシミュレーション ミューオンの再構成率 左図:カロリメータのみ 右図:全飛跡情報使用 どの飛跡がどの衝突点 から来たかわかる。 →Pile-upに対しても強 力な情報。

5 FTKシステムの概観 Dual-Output HOLA Data Formatter(DF) Associative Memory(AM)
FNAL Chicago Input Mezzanine(IM) Pisa Waseda LVL2 CPU Farm 64 Track Fitter(TF) パターンバンク ・・・ インプット マッチ アウトプット SCTのヒット情報 マッチしたパターン（Road） 1Gパターン Chicago

6 関連する講演 飯澤：開発構築１（全体像）26pRG-11 郡川:開発構築２（ボード開発）26pRG-12
FTKシステムの全体像 ATLAS検出器実機を用いたFTKの動作試験 動作試験で得られたデータの評価 郡川:開発構築２（ボード開発）26pRG-12 早稲田における受信モジュール（IM）の設計 IMの製作及びテスト 大矢：開発構築３（シミュレーション）26pRG-13 実データを用いたFTKシステムの性能評価 FTKの実行処理時間の見積もり

7 VerticalSliceTest(実機テスト)
早稲田 CERN ATLASのトリガーフロー本流には干渉しないように、 SCTの 一部領域の実データを受け取り、パターンマッチングを行い、 アウトプットを送信するまでのFTKの動作テストを行う。 目的 早稲田 CERN 擬似ヒット送信モジュール SCT 擬似ヒット情報 実ヒット情報 IM IM クラスタ情報 クラスタ情報 クラスタ情報 FPGA FPGA AM Road情報 テスト用 マザーボード クラスタ情報 Road情報 パターン マッチング 前回の学会の直後(9/17~)から開始！ 実際の運転環境での試験で、実機の問題の洗い出しを行う

8 Vertical Slice Test １．Dual Output HOLAの実装
Pixel & SCT --Pixel、SCTのヒット情報をコピーし、FTKに送信。 --ATLASトリガー本流に干渉しないことを確認。 RODs 2012年2月 Dual-Output HOLA挿入

9 Vertical Slice Test IM テスト用マザーボード １．Dual Output HOLAの実装
Pixel & SCT --Pixel、SCTのヒット情報をコピーし、FTKに送信。 --ATLASトリガー本流に干渉しないことを確認。 テスト用マザーボード IM RODs ２．我々が設計製作した受信モジュールの実装 早稲田→CERN現地に輸送、テストスタンドに実装 Raw data ROS IM FPGA テスト用マザーボード

10 Vertical Slice Test AMボード FTKテストスタンド １．Dual Output HOLAの実装
Pixel & SCT --Pixel、SCTのヒット情報をコピーし、FTKに送信。 --ATLASトリガー本流に干渉しないことを確認。 RODs ２．我々が設計製作した受信モジュールの実装 早稲田→CERN現地に輸送、テストスタンドに実装 AMボード ３．パターンマッチングのためのAMボードを実装 Raw data ROS IM --ATLAS RunControl上でDAQ --70kHz(=LVL1 Max Rate)での運用 クラスタ情報 AM FPGA Road情報 Road 情報

11 Vertical Slice Test ATLAS RunControl Room FTKに対する Warning FTK Segment
１．Dual Output HOLAの実装 Pixel & SCT --Pixel、SCTのヒット情報をコピーし、FTKに送信。 --ATLASトリガー本流に干渉しないことを確認。 RODs ２．我々が設計製作した受信モジュールの実装 早稲田→CERN現地に輸送、テストスタンドに実装 ３．パターンマッチングのためのAMボードを実装 Raw data ROS IM --ATLAS RunControl上でDAQ --70kHz(=LVL1 Max Rate)での運用 クラスタ情報 AM FPGA Road情報 Road 情報

12 Vertical Slice Test 様々な課題をクリアーし、2013年2月にRoad(飛跡のパターン)の取得に成功
１．Dual Output HOLAの実装 Pixel & SCT --Pixel、SCTのヒット情報をコピーし、FTKに送信。 --ATLASトリガー本流に干渉しないことを確認。 RODs ２．我々が設計製作した受信モジュールの実装 早稲田→CERN現地に輸送、テストスタンドに実装 ３．パターンマッチングのためのAMボードを実装 Raw data ROS IM --ATLAS RunControl上でDAQ --70kHz(=LVL1 Max Rate)での運用 クラスタ情報 AM FPGA ４．Stopless Removal Road情報 Road 情報 --Run Control上でFTKをon/offした時でも対応可能。 　（実Run中に、FTKにエラーが生じた時等の対応） 様々な課題をクリアーし、2013年2月にRoad(飛跡のパターン)の取得に成功

13 出力されたRoadの評価 ハードウェアエミュレーションを行い、実データと比較
#road(data) - #road(sim)=0 ~ % マッチした。 1イベントにおけるRoad数 1イベントにおける実データと エミュレーションのRoad数の差 実データを非常に良く再現している。（エラーレートは10-6程度）。 不一致の事象も生データを調べたところf/wでの問題を発見、解決。 　 →

14 纏めと展望 2012年 2013年 2014年 2015年 LHC 8TeV Run シャットダウン（増強） 13(14)TeV Run
FTK 開発・動作試験・モジュール大量生産 挿入 運用・増強 纏め SCT一部領域の実ヒット情報を使用したFTKの実機試験を行い、 データフロー、パターンマッチングを行うことに成功した。 アウトプットされたRoadをエミュレーションと比較したところ、 データの再現性を確認、10-6程度の問題も解決できる手法を構成。 今後の展望 --最終実機を製作、量産体制時のquality controlを行う環境を整える。（郡川） --FTKトラックのパフォーマンス評価（大矢）、実際の物理オブジェクトへの適用