Handel-Cを用いた パックマンの設計

Presentation on theme: "Handel-Cを用いた パックマンの設計"— Presentation transcript:

1 Handel-Cを用いた パックマンの設計
XXXXXXXX　XX　XX 2019/5/6

2 発表項目 １．目的 ２．FPGAとHandel-Cの説明 ３．仕様 ４．アルゴリズム ５．問題と解決法 ６．考察 ７．デモ 2019/5/6

3 目的 高位システム記述言語Ｈａｎｄｅｌ‐ＣとＦＰＧＡ開発ボードを用いたハードウェアの設計方法を学ぶ 2019/5/6

4 FPGAとHandel-Cの説明 ＦＰＧＡ（Field Programmable Gate Array） ・・・ハードウェアを設計データによって、 　　 動的に作り変えることができるゲート・ 　　 アレイ Ｈａｎｄｅｌ－Ｃ ・・・ハードウェアをＣ言語ベースで設計 　　 することのできるプログラミング言語。 　　 並列処理、ビット幅などの概念がＣ言語　　 に加わっている 2019/5/6

5 パックマンの仕様 エサを一つ取るごとに１ポイント加算 パックマンがパワーエサを取ると、逆襲モードに入り、敵とパックマンの関係が逆転する
パックマンの行動はマウスによって制御し、操作性を高めるために、予約入力を受け付ける 1面クリアするごとに逆襲モードの時間が短縮 敵とパックマンはアニメーションする 2019/5/6

6 敵の動きアルゴリズム （追跡モード、巡回モード、逆襲モード）
追跡モード・・・ 　　１.敵を３方向（Ｕターン禁止）に１歩ずつ進めて、　その時のパックマンとの距離を計算 　　２.１で計算した距離が最小になる方向に進む 巡回モード・・・ある４点との距離が最小に 　　　　　　　　　 なる方向に進む 逆襲モード・・・追跡モードと逆の方向へ進む 2019/5/6

7 問題点とその解決法１ (問題点)ＦＰＧＡのハードウェアリソースが限られている （解決法）
パックマンの画像は１枚を回転させることによって、４方向分表示 乗算・除算をビット操作によって行う 各変数のビット幅を使用する最小の幅にする 2019/5/6

8 問題点とその解決法２ （問題点）並列プロセスはＲＡＭに同時アクセスできない （解決法）
　 画像表示プロセスとゲーム管理プロセスが並列実行されているが、画像表示の走査線がＢｌａｎｋ期間に入っている間にゲーム管理プロセスがＲＡＭにアクセスを行うことによって、同時にはアクセスしないようにした。 2019/5/6

9 考察 FPGAの設計においては、よりコンパクトな設計を求められるため、データの効率的利用、乗算・除算の排除、ビット幅の最小化などの手段が有効
並列プロセスを同期させることにより、同時にメモリアクセスしないようすることが可能である 2019/5/6

10 それではデモをご覧ください 2019/5/6

11 以下は質問用 2019/5/6

12 パックマン動作アルゴリズムは？ （予約入力）
１．入力された方向を予約方向として記憶 （入力されない場合は前回の予約方向 を維持） ２．予約方向が壁でなければ進む ３．２で進めなかった場合は１フレーム前と同じ方向が壁でなければ進む ４．３で進めなかった場合は停止 2019/5/6

13 課題は？ パックマンに類似したゲームを設計 Ｈａｎｄel-CとＦＰＧＡ開発ボードを用いて、ハードウェアを設計すること
設計条件は、ディスプレイに出力すること、マウスを使用すること、自分で設計したプロセッサをシステムに導入すること 　　　　パックマンに類似したゲームを設計 2019/5/6

14 パックマンの仕様は？１ １０×１０マスのマップを使用 エサを一つ取るごとに１ポイント加算
パックマンがパワーエサを取ると、逆襲モードに入り、敵とパックマンの関係が逆転する 逆襲モードで敵を食べると２０点追加 敵は１匹とし、追跡モード、巡回モード、逆襲モードの３種類の動作をする。（動作選択に設計したプロセッサを使用） 2019/5/6

15 パックマンの仕様は？２ パックマンの行動はマウスによって制御し、操作性を高めるために、予約入力を受け付ける
1面クリアするごとに逆襲モードの時間が短縮 敵とパックマンはアニメーションする パックマンと敵が衝突した場合に特殊アニメが動作 2019/5/6

16 ゲートアレイとは？ 論理ゲート（基本セル）が格子（アレイ）状に配列されており， 実現すべき回路が決まったあとに，相互に配線されておらず電気的に独立している基本セルを組み合わせて，希望のディジタル回路を実現します。 長所：設計が簡単 短所：設計自由度の制限 2019/5/6

17 今回使用したＦＰＧＡは？ ＲＣ１００・・・ Celoxica社が開発したスタンドアロンのＦＰＧＡボード。 ゲート数は２０万ゲート。
　ゲート数は２０万ゲート。 　ＬＵＴは約４５００個。 　８０ＭＨｚクリスタルからクロックを生成。 2019/5/6

18 Demo画像 2019/5/6

19 ＰＡＣＭＡＮ[Ｙ座標＠Ｘ座標]でアクセス
画像の表示は？ ３２×３２配列 ＰＡＣＭＡＮ[Ｙ座標＠Ｘ座標]でアクセス 2019/5/6