Download presentation
1
（２） コンピュータの基本構成 命令・データ 中央演算装置（CPU） の流れ 制御の流れ 制御装置 演算装置 入出力装置 主記憶装置
ここは、コンピュータ全体の構成図。 本当はここに、画面や音声、外部接続機器などの入出力装置がついている。 が、今はあくまでもコンピュータを、計算をするための装置として考えるのでこういう構成になる。 この講義では、あくまでもコンピュータを計算するための装置として扱っているが、世の中に普通に出回っているパソコンはそういう感じのする装置ではないので、この辺りの所で聞く人が戸惑うことになるかも知れない。 この辺は注意する必要がある。 プログラム可能 制御装置で、プログラムをコントロール、演算装置を制御 条件分岐 同じく制御装置 データを保存できる 主記憶装置で メモリにプログラム内蔵 主記憶装置 ここで重要なのは、中央演算装置、CPUである。以降、CPUの機能について説明する。 ○ 中央演算装置（CPU） ○ 主記憶装置 コンピュータの中枢部分。 プログラムやデータを格納する プログラムを実行し、各装置の制御や、 ○ 入出力装置 データの計算を行なう。 プログラムやデータの入出力を行う
2
（３） 中央処理装置（CPU）の構成 データバス ＋ プログラム … アドレスバス データ ○ 制御装置 ○ データバス
主記憶装置 制御装置 演算装置 データバス レジスタ ＋ オペレーション コード オペランド プログラム カウンタ 命令 レジスタ ALU プログラム 命令 デコーダ … アドレスバス データ ここからは、直前に説明したコンピュータの構成のうち、CPUについてくわしく見てゆく。 CPUは、主記憶装置（メモリ）から命令とかデータを取り込んで処理したり、処理した結果を主記憶装置に書き込んだりといった処理をするので、ここでは主記憶装置とあわせて図示して、その動作を見てゆく。 （ここで、各部の役割を詳しく説明する。） ○ 制御装置 ○ データバス 命令に従って各装置を制御する。 主記憶装置とCPU間のデータをやりとりする ○ 演算装置 ○ アドレスバス 演算を実行する。 主記憶装置を読み書きするアドレスを送る
3
（３） 中央処理装置（CPU）の構成 制御装置各部の役割 命令レジスタ 読み出された命令を一時格納する
主記憶装置 制御装置 演算装置 データバス レジスタ ＋ オペレーション コード オペランド プログラム カウンタ 命令 レジスタ ALU 命令 デコーダ … アドレスバス ここからは、直前に説明したコンピュータの構成のうち、CPUについてくわしく見てゆく。 CPUは、主記憶装置（メモリ）から命令とかデータを取り込んで処理したり、処理した結果を主記憶装置に書き込んだりといった処理をするので、ここでは主記憶装置とあわせて図示して、その動作を見てゆく。 （ここで、各部の役割を詳しく説明する。） 制御装置各部の役割 命令レジスタ 読み出された命令を一時格納する 命令デコーダ 命令を解読し、制御信号やアドレスを発生する プログラムカウンタ 命令が格納されているアドレスを示す
4
（３） 中央処理装置（CPU）の構成 演算装置各部の役割 算術論理演算装置（ALU） 四則演算・論理演算・比較演算などを行う
主記憶装置 制御装置 演算装置 データバス レジスタ ＋ オペレーション コード オペランド プログラム カウンタ 命令 レジスタ ALU 命令 デコーダ … アドレスバス ここからは、直前に説明したコンピュータの構成のうち、CPUについてくわしく見てゆく。 CPUは、主記憶装置（メモリ）から命令とかデータを取り込んで処理したり、処理した結果を主記憶装置に書き込んだりといった処理をするので、ここでは主記憶装置とあわせて図示して、その動作を見てゆく。 （ここで、各部の役割を詳しく説明する。） 演算装置各部の役割 算術論理演算装置（ALU） 四則演算・論理演算・比較演算などを行う レジスタ 演算などに必要なデータを一時格納する
5
(4) 命令の実行 プログラム例 命令 データ 処理前 処理後 メモリ 格納番地 命令長 命令 処理内容 １ ０～２ ３
データ 処理前 処理後 メモリ 格納番地 命令長 命令 処理内容 １ ０～２ ３ LD REG, (100) メモリの100番地のデータをレジスタREGに転送せよ ２ INC REG REGのデータを+1せよ ４～６ LD (101), REG REGのデータをメモリの101番地に転送せよ メモリ 格納番地 データ １ 100 50 メモリ格納番地 データ 1 100 50 2 101 51
6
(4) 命令の実行 命令１の読み込み ② ① ＋ ０→３ … 中央処理装置(CPU) 主記憶装置 制御装置 演算装置 LD REG
レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 ＋ オペレーション コード オペランド REG, (100) プログラム カウンタ 命令 レジスタ LD ０→３ ALU 命令 デコーダ … ①
7
命令１の解読・実行 ④ ③ ＋ ５０ ３ … 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 LD REG (100) 1 2 3
レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 ＋ ５０ オペレーション コード オペランド REG, (100) プログラム カウンタ 命令 レジスタ LD ３ ALU 命令 デコーダ … ③
8
命令2の読み込み ② ① ＋ ５０ ３→４ … 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 LD REG (100) 1 2 3
レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 ＋ ５０ オペレーション コード オペランド プログラム カウンタ 命令 レジスタ INC REG ３→４ ALU 命令 デコーダ … ①
9
命令2の解読・実行 ③ ④ ＋ ５１ ４ … 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 LD REG (100) 1 2 3
レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 ＋ ５１ オペレーション コード オペランド ③ プログラム カウンタ ④ 命令 レジスタ INC REG ４ ALU 命令 デコーダ …
10
命令3の読み込み ② ① ＋ ５１ ４→７ … 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 LD REG (100) 1 2 3
レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 ＋ ５１ オペレーション コード オペランド (101), REG プログラム カウンタ 命令 レジスタ LD ４→７ ALU 命令 デコーダ … ①
11
命令3の解読・実行 ④ ③ ＋ ５１ 7 … 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 LD REG (100) 1 2 3
レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 51 ＋ ５１ オペレーション コード オペランド (101), REG プログラム カウンタ 命令 レジスタ LD 7 ALU 命令 デコーダ … ③
12
まとめ 今回内容 次回予定 ○ コンピュータの基本構成と動作原理 （１） はじめに （２） コンピュータの基本構成
（３）中央処理装置（CPU）の構成 （４） 命令の実行 次回予定 ○ 命令とアドレッシング （１） 命令の種類と形式 （２） メモリのアドレス指定
