X線CCD読み出し用ASICについて 2008.2.18 松浦大介、中嶋大、常深博.

Presentation on theme: "X線CCD読み出し用ASICについて 2008.2.18 松浦大介、中嶋大、常深博."— Presentation transcript:

1 X線CCD読み出し用ASICについて 松浦大介、中嶋大、常深博

2 資料内容 ASICの概要 X線CCDと組み合わせた試験結果 開発目的 CCDの信号処理方法 阪大ASIC紹介 セットアップ 試験結果
性能 X線CCDと組み合わせた試験結果 セットアップ 試験結果 4出力の平均をとった結果

3 X線天文学におけるX線CCD 宇宙からのX線は地球大気で吸収されてしまうために、観測機器を人工衛星に搭載して天体観測を行う。
©ISAS/JAXA 宇宙からのX線は地球大気で吸収されてしまうために、観測機器を人工衛星に搭載して天体観測を行う。 現在のX線天体観測における一般的な光学系 X線イメージ ©Chandra/ACIS X線スペクトル X線CCD 焦点面検出器 ©NASA X線望遠鏡 X線CCDは優れた撮像能力と適度な分光性能を持つバランスのとれたX線検出器。 X線CCDと可視光CCDの比較 検出するエネルギー １光子当たりのCCDで発生する電荷 信号電荷 可視光CCD 3～6 eV 1～2　個 数万～数10万個　（光子を積分） X線CCD 0.3～10 keV 80 ～2700 個 80 ～2700 個　（光子計測）

4 LSI開発の動機 読み出し回路のLSI化 問題点：時間分解能が悪い（数秒） -> X線天体の時間変動は数10ミリ秒 対応不可
原因 １．読み出し雑音を抑えるために１画素当たりの読み出しを速くできない ２．読み出す画素数に対して読み出しノードが少ない 改善策 １画素当たりの読み出し速度はそのままで読み出しノードを増やし、 並列信号処理を行う。 CCDの典型的な読み出し速度 １画素当たり10μ秒 100万画素を１つのノードより読み出すと10秒かかる。 ノードを100個に増やせば読み出し時間は100ミリ秒に改善する。 しかし、ディスクリートな部品で数百系統の回路の実現は困難である。 読み出し回路のLSI化

5 = － CCDからの出力信号と信号処理方法 積分型相関２重サンプリング : iCDS
0.5V １画素 5us 信号成分 雑音成分 ・ホワイト雑音 ・1/f雑音 フローティング レベル 周波数 (f) 強度 1/f雑音 信号成分 シグナルレベル バンドパス フィルターが必要。 プリアンプ倍率26倍 温度－60度。 フローティングとシグナルレベル差 →画素の信号波高値 ホワイト雑音 積分型相関２重サンプリング : iCDS (integrated Correlated 　　　Double Sampling) F S S 出力 F = － フローティングとシグナルレベルの電圧を一定時間積分し、その差を読み出す。

6 読み出すCCDの仕様 CCD-NeXT2 CCD-NeXT2 ウェハ Ｐ型 撮像領域 24mm x 48mm 読み出し口数 4個
ウェハ Ｐ型 撮像領域 24mm x 48mm 読み出し口数 4個 Full well 200ke- →700mV CCD-NeXT2仕様書参照 2k4k ウェハ Ｎ型 撮像領域 30mm X 30mm Full well 100ke- →500mV の浜ホト会議の資料参照 目指すASICの仕様 読み出し回路数 4個以上 ダイナミックレンジ Full well（1V） 読み出し速度 1MHz 雑音 kHz Pch 2k4k

7 阪大ASICの紹介 ASICの写真 ASIC仕様 チップサイズ 8 mm X 2.5 mm チャンネル数 2 電源 2.5 V
チャンネル数 2 電源 2.5 V 製造プロセス TSMC 0.25um CMOS ISAS/JAXA（PI：池田博一教授）で開発を進めている回路IP (OPEN IP)を用いて回路設計を行った。 回路ダイアグラム 真空層 LSIチップ 増幅 増幅 ※ウィルキンソン型ＡＤＣ

8 iCDS回路の構成と動作 AD変換が終了するまで 積分器の出力を保持する。 フローティング レベル用 CCD信号入力 Ti to ADC
ゲート信号１ AD変換が終了するまで 積分器の出力を保持する。 フローティング レベル用 CCD信号入力 Ti to ADC Tg Ti ゲート信号２ シグナル レベル用 to ADC それぞれの電圧レベルの積分を行い、AD変換した出力を引き算する。

9 iCDS回路の出力波形 ② ① ① ④ ③ ② ③ ⑤ ⑤ ④ GND フローティングレベル用 シグナルレベル用 CCD擬似信号
積分回路とホールド回路のゲート信号 ③ ② ③ ⑤ シグナルレベル用 ホールド回路の出力 ⑤ GND ④

10 ウィルキンソン型ADCの回路構成 12ビットカウンタ コンパレータ iCDS回路 ラッチ回路 FFPx12 ランプ回路
クロック(fclock) コンパレータ とラッチ回路を増やすだけで、ADCの数を増やすことができる。→多チャンネル化が容易

11 ウィルキンソン型ADCの出力波形 取得したデータより作成したヒストグラム CCD擬似信号 積分出力 Floating 積分出力
それぞれの値を引き算したヒストグラム RAMP 信号 WIDTH信号 WIDTH信号

12 ＣＣＤ信号の読み出し X線イメージ（約6keV） 4.8 mm X線スペクトル counts counts ASIC 既存のシステム 性能
常深研と浜ホト で共同開発したX線CCD X線スペクトル ASIC 既存のシステム エネルギー (keV) counts エネルギー (keV) 5.9 keV 6.5 keV counts 性能 読み出し雑音 55個 エネルギー 分解能(5.9 keV) 710eV 読み出し速度 25 kHz 既存のシステムと比較して雑音レベルが10倍大きかった。

13 雑音源と改善策 雑音源 設計方針の変更 C C Cs R 実装面積の比較 ・抵抗 23.2 um2/1K
既存のiCDS回路のカットオフ周波数は約1MHz。 高抵抗をポリシリコンではなく、電子回路で置き換えた。 雑音源 1pF 100 pF LSI化 1MΩ 10 kΩ OTA 実装面積の比較 ・抵抗 um2/1K ・OTA um2/数100k～数GΩ 1MΩの抵抗の代わりに、1MΩ相当のOTAを用いれば実装面積を約1/10にできる。 設計方針の変更 C 多重サンプリング方式 C 積分方式 SC回路 Cs 設計方針変更 R Cs = 60 fF, f = 16 MHz R = 1 MHzを実現可能。 R = 1/f Cs f : サンプリング周波数

14 ASICの紹介２ MD01の写真 ASIC仕様 MND01のマスクレイアウト 3 mm 3 mm 80ピンのQFPにパッケージング。
1channel MND01のマスクレイアウト 3 mm マスクレイアウトは異なる。デザインルールの違いからＭＤ０1のものを流動できなかった。 80ピンのQFPにパッケージング。 2チップのピン配置は同じ。 ASIC仕様 チップサイズ 3mm x 3mm チャンネル数 4 電源電圧 3.3V 製造プロセス TSMC※0.35umCMOS ※Taiwan Semiconductor Manufacturing Company 15 mm デジタル部分、パッドはISAS/JAXAの池田先生が開発した回路IP(OPEN IP)を使用。

15 回路構成 回路機能 1チャンネルの回路構成 X-ray CCD odd DS modulator
ビットストリーム(155ビット) odd DS modulator ….. Preamplifier even DS modulator ….. 5-bit DAC J. P. Doty US patent serial number 11/307435, international patent serial number PCT/US2006/004330 CCD信号 回路機能 ・Preamplifier 入力信号を増幅。増幅率は0.6～10倍を9段階 で可変。ただし、MD01は10 倍の一定値。 ・5-bit DAC シグナルレベルに電圧を与え、不必要な電圧 レベルを打ち消す。 ・DS modulator バンドパスフィルター兼ADC。読み出し周波数 を上げるために1チャンネル当たり２つの モジュレータを実装。

16 信号波形 それぞれの信号波形のテストポイント 20mV A. Input signal 20us A B C D 100mV
5-bit DAC odd DS modulator 1チャンネルの回路構成 Preamplifier even A B C D 100mV B. Output of Preamplifier (x10) C. Output of odd modulator 1V D. Output of even modulator 1V

17 DS modulatorの構成 Z関数モデル Integrator 1-bit DAC Comparator (1-bit ADC)
Sampling circuit 1-bit DAC Comparator (1-bit ADC) Output Reference voltage Input 1st order モジュレータ 出力電荷の極性変換が可能 Z関数モデル Tclk 　クロック周期 f　　　周波数 V(z) U(z) E(z)　量子化雑音 Y(z) サンプリング回路はＳＣ回路で構成されており、入力電圧を電流に変換する。 出力電流の極性はスイッチングのパターンを変えることで切り替えることが可能。 どのような信号処理がおこなわれているかは、Ｚ関数で記述できる。 Ｚ関数はサンプリング信号のデジタル処理を考えるのに使用される関数である。 モジュレータの次数を増やすとNoise shapingの効果が上がる。阪大ASICは2nd orderのモジュレータ。 →SN改善 Noise shaping　（highpass filter）

18 デシメーション Decimation filter AD変換値 CCD signal デシメーションフィルター
(lowpass filter) 信号 出力に含まれる高周波の量子化雑音を取り除くために、デシメーションフィルター（lowpass filter）が必要。 Power spectrum density 量子化雑音 Noise shaping x(n) : n-th 出力 w(n): フィルター係数 Decimation filter Frequency AD変換値 ASIC出力 … フィルター係数とサンプル数により ADCの分解能が決まる。 信号処理のダイアグラム CCD signal デシメーションをするには1回のサンプルでは難しく、数百回のサンプルをする必要がある。 ということでＡＳＩＣの出力は数百になる。 最も簡単なのは出力の1を数える方法ですが、これではフィルターの効果が小さいために、 阪大ＡＳＩＣではフィルター係数を求め、各出力に重みつけしていく方式をとっている。 デルタシグマＡＤＣはフィルターリングの効果とＡＤＣの両方を同時におこなうことができる。 DS modulator Deint Int Post Reset フローティングレベルとシグナルレベルをそれぞれ35回サンプリングし相関をとる。さらに85回モジュレータを回す。

19 読み出し周波数 V.S. 雑音 (MND01) 雑音面ではMD01より劣る。 45uV @19.5kHz
注：入力電圧差0mV – 20mV MD01の雑音はpixel rate 19.5kHzで約34uVであった。 雑音面ではMD01より劣る。 S/N比 : 40mV/45uV => 約890

20 読み出し周波数 V.S. 消費電力 MND01は読み出周波数625kHzでも回路は十分に動作している。 80mW @19.5kHz
MD01 最大読み出し周波数（156kHz） MD01の電力が読み出し周波数と共に下がるのは、 内部回路の速度が対応できないため。 MND01は読み出周波数625kHzでも回路は十分に動作している。

21 MD01とMND01の性能比較 MD01の性能 MND01の性能 目標の性能 INL（積分非線形性） 0.2% 入力レンジ ±20mV
読み出し速度 156 kHz 消費電力 70mW　※ 雑音（入力電圧換算） 34uV ※ 低雑音読み出し用 MND01の性能 INL（積分非線形性） 1.4% 入力レンジ ±300mV （プリアンプゲイン最小時） 読み出し速度 625 kHz 消費電力 80mW ※ 100mW ☆ 雑音（入力電圧換算） 45uV ※ 65uV ☆ ※ : pixel rate = 19.5KHz ☆: pixel rate = 625KHz 高速読み出し用 目標の性能 入力レンジ 1V 読み出し速度 1 MHz 雑音（入力電圧換算） 100 kHz

22 資料内容 ASICの概要 X線CCDと組み合わせた試験結果 開発目的 CCDの信号処理方法 阪大ASIC紹介 セットアップ 試験結果
性能 X線CCDと組み合わせた試験結果 セットアップ 試験結果 4出力の平均をとった結果

23 阪大試験装置概略 真空層 デシメーター (VHDL) CCD board DP (CPU & FPGA)
“Armadillo system “ outputs CCD ASIC digital Signal (LVDS) Analog Signal MiKE system ASICを実装したCCD読み出し基板(CCD board)は3種類製作した。

24 CCD NeXT2 CCDの仕様 駆動条件 画素サイズ 24um x 24um 画素数 2k x 2k 読み出し口数 4
の中本HPK会議資料参照。 本実験セットアップの写真 CCD NeXT2 CCDの仕様 画素サイズ 24um x 24um 画素数 2k x 2k 読み出し口数 4 変換係数 4.05 uV/e- ( 中本発表資料より) 駆動条件 温度 －100度 ピクセルレート 44 kHz ASIC

25 Pch 2k4k CCDの仕様 駆動条件 画素サイズ 15um x 15um 画素数 2k x 4k 読み出し口数 4
の中本HPK会議資料参照。 本実験セットアップの写真 CCDの仕様 画素サイズ 15um x 15um 画素数 2k x 4k 読み出し口数 4 変換係数 5.51 uV/e- ( 中本発表資料より) シリアル番号 BI2-24-4K-1 駆動条件 温度 －70度 ピクセルレート 41.5 kHz ビニング 4 Pch 2k4k ASIC

26 イメージ 50 mm Ｘ線屈折コントラスト画像 CCD NeXT2を用いて取得した金属メッシュのＸ線透過画像。
遮蔽に用いた金属メッシュの模様がはっきりと得られた。 50 mm Ｘ線屈折コントラスト画像 蟻 メダカ

27 各CCD 試験結果(MD01) ch1 ch2 ch3 ch4 ch1 ch2 ch3 ch4 counts Energy (keV)
CCD NeXT2 Energy (keV) counts Si escape Si line Mn Ka (5.9 keV) Mn Kb (6.5 keV) ch1 ch2 ch3 ch4 Pch 2k4k counts Mn Ka (5.9 keV) Mn Kb (6.5 keV) Energy (keV) ch1 ch2 ch3 ch4

28 CCD NeXT2 試験結果(MND01) ch0 ch1 ch2 ch3 読み出しノイズ: 17e-
Readout noise (e-) chain0o Energy (keV) 20 10 200 100 Energy resolution (FWHM) at 5.9keV 読み出しノイズ: 17e- エネルギー分解能: 217(±5)eV (読み出し速度 44kpixels/sec) ch0 ch1 ch2 ch3 even/odd even/odd even/odd even/odd

29 ４出力の平均をとる (MD01) 4出力の平均をとる
channel 1 channel 2 4出力の平均をとる channel 3 １つの信号を４チャンネルに入力 channel 4 それぞれのチャンネルの雑音が独立ならば、期待される雑音は各チャンネルの半分となる。加えてクロストークの確認。 この方法によりASIC単体雑音は34uV から期待通り18uV改善した.

30 NeXT2 平均 (MD01) counts counts Energy (keV) Energy (keV) 読み出し雑音 5.5 e-
Mn Ka (5.9 keV) Mn Ka (5.9 keV) Mn Kb (6.5 keV) Mn Kb (6.5 keV) 読み出し雑音 5.5 e- エネルギー分解能 139 eV 読み出し雑音 10 e- エネルギー分解能 164 eV

31 Pch 2k4k 平均 (MD01) counts counts Energy (keV) Energy (keV)
Mn Kb (6.5 keV) Mn Ka (5.9 keV) counts Energy (keV) Mn Kb (6.5 keV) Mn Ka (5.9 keV) 読み出し雑音 5.6 e- エネルギー分解能 135 eV 読み出し雑音 7 e- エネルギー分解能 146 eV 外部雑音が支配的なレベルまで読み出し回路の雑音は下がっている。

32 まとめ MD01 MND01 INL（積分非線形性） 0.2% 入力レンジ ±20mV 読み出し速度 156 kHz 消費電力 70mW ※
雑音（入力電圧換算） 34uV ※ 18uV (4チャンネル平均) ※ CCD NeXT2 読み出し試験結果 読み出し雑音 10e- (1ch) 5.5 e- (4チャンネル平均) 〒 エネルギー分解能 (FWHM) 164 eV (1ch) 139 eV (4チャンネル平均) 〒 Pch 2k4k読み出し試験結果 読み出し雑音 7 e- (1ch) 5.6 e- (4チャンネル平均) ♨ エネルギー分解能 (FWHM) 146 eV (1ch) 135 eV (4チャンネル平均) ♨ MD01 INL（積分非線形性） 1.4% 入力レンジ ±300mV （プリアンプゲイン最小時） 読み出し速度 625 kHz 消費電力 80mW ※ 100mW ☆ 雑音（入力電圧換算） 45uV ※ 65uV ☆ CCD NeXT2 読み出し試験結果 読み出し雑音 17 e- (1ch) 〒 エネルギー分解能 (FWHM) 217 eV (1ch) 〒 MND01 ※ : pixel rate = 19.5KHz ☆: pixel rate = 625KHz 〒: pixel rate = 44 kHz ♨: pixel rate = 41.5 kHz

33 応答関数 155th sincフィルター関数

34 応答関数 H 35th sampling : Response of multi-sampling (35 clock)
H correlation : Response of correlation (35 clock) Response of total H noise shaping : Noise transfer function (1st order)

35 読み出し周波数 V.S. 雑音 (MD01)

36 iCDS フィルター関数 積分回路 tinteg

37 iCDSの効果 相関 ローパス iCDSフィルター H(s) Vin Vout 周波数 強度
信号成分 1/f雑音 ホワイト雑音 参考 Scientific Charge-Coupled Devices

38 その他変更点 MD01 MND01 ASIC ASIC decimator driver
コントロール信号 LVDS規格 出力信号 LVDS規格 ASIC driver decimator 終端抵抗 終端抵抗がASIC内部にあったため、１つのドライバーで複数の素子を駆動できなかった。 MND01 ASIC driver コントロール信号 LVDS規格 出力信号 終端抵抗 終端抵抗のオン、オフが可能なため、複数のチップが駆動可能。 decimator

39 ½ CCD 試験で使用したX線CCD 画素サイズ 24 um X 24 um 画素数 256 X 256 X線入射方式 表面照射型 ASIC
12 cm X線CCD 17 cm

40 LSIの性能 55Feのスペクトル 55Fe X線イメージ 読み出し雑音 11e- エネルギー分解能 (5.9 keV) 168±3 eV
読み出し速度 kHz 遮蔽に用いたマスクの形がはっきり見えた。 Matsuura et al. SPIE Proc. (2007) 年次大会（2007年）春季大会で報告。

41 INL 試験結果 V.S. シミュレーション(MND01)
ポストレイアウトミュレーション結果 ADC results ADC results Residual Residual ASIC入力電圧差 (V) ASIC入力電圧差 (V) INL 1.4% INL 1.5% ポストシミュレーションの時点でINLはMD01より劣ることは確認可能であった。 今回、シミュレーション結果のフィードバックができなかった。

42 入力電圧差 -20mV の場合のscatter plot
右図はMND01内の8つのΔΣモジュレータの出力(ADC results)をそれぞれ横軸をピクセル番号としてプロットしたもの。 　いくつかのチャンネルで跳びが見られる。特に入力電圧差がマイナスの場合に頻繁に発生する。これが起こる原因は現在調査中。