ダイレクトマップキャッシュの構成 例： メモリアドレス＝３２ビット キャッシュ容量C＝256Kbyte C=B×A×S ブロックサイズ（ラインサイズ）B＝３２byte セット数（ブロック数、ライン数）S=8K アソシアティビティA=1 (ダイレクトマップは１) メモリアドレス＝３２ビット タグ １４ビット インデックス １３ビット オフセット ５ビット タグメモリ部 データメモリ部 タグ １４ビット VALID １ビット キャッシュライン 32 byte タグ １４ビット VALID １ビット キャッシュライン 32 byte タグ １４ビット VALID １ビット キャッシュライン 32 byte 8K セット １３ビット 8K セット タグ １４ビット VALID １ビット キャッシュライン 32 byte 32 byteデータ ‘１’か？ 同じか？ マルチプレクサ ５ビット キャッシュヒット １byteデータ
TLB 仮想メモリアドレス＝３２ビット 例： メモリアドレス＝３２ビット ページサイズを６４Kバイト 仮想ページ アドレス＝１６ビット ページ内 オフセット＝１６ビット VALID タグ １６ビット 物理ページ １６ｂ VALID タグ 物理ページ VALID タグ 物理ページ TLB内のVALID=1であるすべて（フルアソシアティブの場合）のタグと仮想ページアドレスを比較して、一致（HIT）すれば、対応する物理アドレスを出力し、ページオフセットと連結して、物理アドレスを生成する。 物理ページ アドレス＝１６ビット ページ内 オフセット＝１６ビット 物理メモリアドレス＝３２ビット
直列型物理アドレスキャッシュ 並列型物理アドレスキャッシュ TLB TLB TAG DATA TAG DATA 比較 比較 HIT/MISS 仮想メモリアドレス＝３２ビット 仮想メモリアドレス＝３２ビット 仮想ページ アドレス＝１６ビット ページ内 オフセット＝１６ビット 仮想ページ アドレス＝１６ビット ページ内 オフセット＝１６ビット TLB TLB 物理ページ アドレス＝１６ビット ページ内 オフセット＝１６ビット 物理ページ アドレス＝１６ビット 物理メモリアドレス＝３２ビット タグ １４ビット インデックス １３ビット オフセット ５ビット タグ １７ビット インデックス １０ビット オフセット ５ビット TAG DATA TAG DATA 比較 マルチプレクサ 比較 マルチプレクサ HIT/MISS HIT/MISS