放射線計測エレクトロニクスの信号処理の為の アナログ電子回路の基礎 第十四回 村上浩之 Nov.15. 2010

目次（８） 放射線計測回路の構成 検出器 前置増幅器 雑音 波形整形増幅器 パルス波高弁別器 マルチレベルパルス波高弁別器 雑音の数学的な取り扱い 雑音源 等価雑音電荷 波形整形増幅器 波形整形回路 アナログパルス演算回路 パルス波高弁別器 マルチレベルパルス波高弁別器 シングルチャネルパルス波高分析器 マルチチャネルパルス波高分析器 色々なADCの変換原理 電源 （出力装置） Nov.15. 2010

ADCの種類 ADCの変換方式で特徴付けられて分類されている。 ADCの性能は分解能、変換速度、積分非直線性、微分非直線性で規定されている。 電圧ー時間変換方式（ウイルキンソン方式） 二重積分方式 ΔΣ方式 逐次比較方式（電荷分配方式を含む） フラッシュ方式（電圧比較器積み重ね方式） パイプライン方式 ADCの性能は分解能、変換速度、積分非直線性、微分非直線性で規定されている。 分解能 変換速度 積分非直線性 微分非直線性 Nov.15. 2010

電圧ー時間変換方式（ウィルキンソン方式） 電圧ー時間変換方式は入力電圧に充電したコンデンサーを一定の電流で放電して電圧がゼロになるまでの時間を測定してアナログ電圧を時間に変換してディジタル値を得る変換方式。 分解能は時間を測定する時刻信号の刻みで決められる。 積分直線性は充電電圧の直線性と放電電流の直線性で決められる。 微分直線性は放電電流の直線性で決められる。 変形した方式として直線で増加する電圧と充電したコンデンサーの電圧を比較して直線がスタートしてコンデンサーの電圧が一致するまでの時間を測定してディジタル値を得る方式。 この方式は前の方式と本質的には同じ方式である。 充電したコンデンサーから一定の電荷を差し引いてゼロになるまで差し引いてその回数でディジタル値を得る方式 この方式は差し引く電荷が同じであれば時刻信号は一様でなくても良い。 一定の電荷を差し引くのは分解能が高くなると難しくなる。 Nov.15. 2010

パルス波高ー時間変換方式の原理 パルス波高又はサンプル・ホールドした電圧と直線で増加する電圧を比較して直線で増加する電圧がスタートしてホールドした電圧が一致するまでの時間を測定して電圧をディジタル値に変換する。 この方式は直線の直線性と時間信号にの精度で直線性が決められる。 パルス波高又はサンプル・ホールドしてコンデンサーに充電した電荷を一定の電流で放電して電圧がゼロになるまでの時間を測定して電圧をディジタル値に変換する。直線性は上の方式と同じになる。 コンデンサーに充電した電荷から一定の電荷を電圧がゼロになるまで差し引いて差し引いた数を計数して電圧をディジタル値に変換する。直線性は差し引く電荷の一様性で決められる。 Nov.15. 2010

二重積分方式 二重積分方式ADCは主にディジタル電圧計など直流電圧をディジタル変換するのに使用されている。 動作原理は信号電圧を電流に変換してコンデンサーに一定時間充電して、次に入力を基準電圧に切り換えてコンデンサーに蓄積された電荷を定電流で放電する。放電に要する時間は信号電圧に比例しているので放電に要する時間を計数する事でディジタル変換を行う。 定電流で充・放電してその時間を測定するので積分直線性と微分直線性が優れている。 この方式は積分器のオフセット電圧が在っても充電と放電でキャンセルするので安定した結果が得られる。 二重積分方式の分解能は充・放電時間測定の時刻の分解能で定まる。 ７桁以上の分解能を持つディジタル電圧計が市販されている。 積分非直線性・微分非直線性は能動積分器の増幅回路の開ループ利得の大きさと雑音で決まる。 Nov.15. 2010

二重積分ADCの原理 二重積分ADCは信号電圧に比例した電流をコンデンサーで一定時間積分してそれを一定電流で放電（信号と逆極性の定電流で積分）しコンデンサーの電荷（電圧）がゼロになるまでの時間が信号電圧に比例している事を利用している。 積分された電荷を定電流で放電（積分） 一定時間信号電流を積分 B A A 入力信号 B 入力電圧を 電流に変換 定電圧源 電荷がゼロになるまでの時間をカウントする 二重積分ADCは直流電圧（電流）のディジタル変換に用いられるが、QDC,QTCの動作原理も基本的には同じ原理で動作する。但し、QDC,QTCはディジタル変換の対称が任意の波形電圧（電流）を積分した電荷をディジタル変換する。 Nov.15. 2010

Δ-Σ方式 Δ-Σ方式は入力信号電圧と基準電圧を比較して入力信号が大きい場合は基準電圧にディジタル値の１ステップ分の電圧ΔVを加算して再び基準電圧と比較する。ΔVを加算した結果、基準電圧が入力電圧よりも大きくなると基準電圧からΔVを差し引く。信号電圧が変化して基準電圧よりも電圧が大きくなれば基準電圧にΔVを加算して基準電圧が常に信号電圧に一致する様に±ΔVを積算する。積算したΔVの積算数が基準電圧を表すのでその積算値のΔV倍が信号電圧に一致する事になる。 この方式の特徴は信号電圧と比較する基準電圧を一つのステップの電圧ΔVを積算して得る事である。基準電圧が１ビットDACなので積分直線性と微分直線性が優れている。 電圧比較器の１ビットのパルス列から電圧値を得るにはディジタル・ローパスフィルターが必要になる。 この方式のADCは低い周波数の連続波のディジタル変換に適している。 この方式はΔ-Σ方式とΣ-Δ方式の二つの呼び方があるが両者は同じ物でADCのメーカーで呼び方が異なっている。Δ-Σがこの方式の開発者の命名した名前です。 Nov.15. 2010

ΔΣADCの動作原理 ΔΣ変換の原理 ΔΣ変換の基本的な動作原理を示すブロック図で実際の回路は多重化した変換を行い分解能や応答特性の改良がなされている。 入力信号とDACの出力電圧を比較して信号が大きければDACに+1をして再び電圧比較をする。小さければ-1して定常状態では+1,-1が平均でゼロとなる。 ΔΣ変換のDAC部分を実現する一つの方法 Nov.15. 2010

逐次比較方式 逐次比較方式のADCは基準電圧と信号電圧を二分法で順次比較してディジタル値を得る。 最初にフルスケールの電圧を基準電圧にして信号電圧と比較する。最初は信号電圧が小さいので基準電圧の二分の一を差し引いてから信号電圧と比較する。信号が大きければ、次に基準電圧の４分の１の電圧を加算して信号電圧と比較する。信号電圧が小さければ０を立てて４分の１の電圧を差し引いてから八分の一の電圧を加算して信号電圧と比較する。同様に、順次比較して最小桁まで比較すると得られた２進数が信号電圧をディジタル数に変換した値になる。 この方法の特徴は電圧を比較する回数が二進の桁数回でディジタル変換が終了するので二重積分方式よりも変換時間が速くなる事である。 積分直線性と微分直線性は基準電圧を二分の一にする精度で決まる。抵抗器を使用した回路網では電流を二分の一にする。コンデンサーを使用した回路網では電荷を二分の一にする。 Nov.15. 2010

逐次比較ADCの動作原理(１) 逐次比較ADCは入力信号電圧と基準電圧の1/2と比較して大きいか小さいかを判定して大きければその桁を“真”する。次に基準電圧の1/4を加算して大小を比較する。小さければその桁を“偽”にして加算した基準電圧の1/4を差し引く。次に基準電圧の1/8を加算して判定する。同様に次々に判定して最後の桁を判定すると入力信号電圧のディジタル変換の結果が得られる。 基準電圧はR-2Rラダー回路網とスウィッチで構成された２進木電流源から作られる。最上位桁の2Rには1/2i、次の桁の2Rには1/4iの電流が流れる。 Nov.15. 2010

逐次比較ADCの動作原理（２） 逐次比較ADCの基準電圧は2進木の電流源で作り出した電流を電圧に変換して得る。 最初にS1をIout1に接続して右の図４の回路で電圧に変換して入力信号と比較する。入力信号が大きければS2をIout1に接続して再び入力信号電圧と比較する。小さければS1をIout2に接続してからS3をIout1に接続して比較する。これを最小桁まで繰り返すとSnの状態が入力信号電圧をディジタル変換した値になっている。 Nov.15. 2010

電荷分配型逐次変換ADCの動作原理 電荷分配型逐次比較ADCは抵抗回路網の代わりにコンデンサーに蓄積した電荷を再配分して２進木電圧を作り出している。CMOS回路では抵抗よりもコンデンサーの方が精度が高いので高分解能なADCではこの方式が多く用いられている。 Nov.15. 2010

フラッシュADC 信号電圧をディジタル変換するのに電圧比較を一度だけ行ってディジタ ル値を得るのが最も速いディジタル変換で、この様な変換方式のADCを フラッシュADCと称している。 一度の変換でディジタル値を得るにはディジタル値のレベルの数だけ電 圧比較器を並べて、それぞれの電圧比較器の基準電圧をディジタル値 の電圧レベルに設定して信号電圧がどの基準電圧レベルの大きさかを 判定する。結果は信号電圧以下の電圧比較器が全て “真” となっている。 この電圧比較器の結果は最大ディジタル値桁の１進数で表されているの で “真” となっている最大桁の値がディジタル値を表している。この桁の 値を２進数で求めれば、一度の電圧比較でディジタル変換が行える。 この方式は波高弁別器積み重ね方式の波高弁別器と同じ原理である。 変換速度は電圧をサンプルして切り取る時間、電圧比較に要する時間、 及び２進数に変換する時間の和となる。 分解能を高くするとその分、電圧比較器の数が増加するので物理的な大 きさによる制限や電圧判定時間や２進変換に要する時間を短縮するの が困難になる。1024ch(10bits)程度が限界 Nov.15. 2010

フラッシュADCの動作原理 AD7827は8ビットフラッシュADCですが４ビット（16レベル）電圧比較器を（ハーフフラッシュADC）２回使用して8ビットの電圧比較を行っている。 初めはスウィッチをAに接続して入力信号をコンデンサーにサンプルして次に電圧比較器のリファレンス電圧をつなぎ替えて下位の4ビットを変換している。レファレンス電圧を切り換える事で電圧比較器の数を節約している。 MAX107は400Msps, 6ビットフラッシュADCで変換は64レベルの電圧比較器を使用している。MAX105は800Mspsのへんかんそく度を有している。 最近はフラッシュ型はあまり使用されてず、パイプラインADCが主流になっている。 Nov.15. 2010

パイプラインADC 電圧比較器を積み重ねたフラッシュADCは高速性を維持した まま分解能を高くするのは困難で数MHz,８ビット程度が限界 で更に高速化するには分解能を低くする必要があった。 高速化と高分解能化を同時に実現する方法としては多値の 逐次比較と電圧比較の多重化が有効な手段となる。 逐次比較の多重化は逐次比較の各段の電圧比較器をパイ プの様に縦続接続してクロック毎に順次比較をしていく。 最初のクロックで電圧比較して結果と残差を増幅して２段目の電圧比較器に受け渡す。次のクロックで１段目の比較器は新しい信号電圧を比較する。２段目の比較器は前段の残差を比較しその結果を３段目に受け渡す。この様にパイプの中に結果と残差を流し込むようにして電圧比較の多重化を実現する。 Nov.15. 2010

パイプラインADCの動作原理 10ビット、20MspsのパイプラインADC AD9200 のAD変換は最初のクロックで入力信号をサンプルホールド(S/H) して２ビットでAD変換する。次のクロックで最初のS/Hは新しく入力信号をS/Hする。２番目のS/Hは最初にS/Hされた入力信号をS/Hする。この電圧と最初のADCの結果をDACした電圧を差し引いてから増幅（ここでは４倍）して2ビットのAD変換を行う。同様にして繰り返して5クロック後に最初にサンプルした入力信号の10ビットデーターが得られる。この後は1クロック毎に変換の結果が得られる。1クロック毎にサンプルされた入力信号は5クロック（AD9200の場合、他のADCでは異なる）遅れて順々に出力される。 Nov.15. 2010

ADCの分解能 ADCの分解能は２進の桁数即ちビット数で表示される ΔΣ変換では実質的な変換速度は信号電圧の変化率が大き いと遅くなる。周波数帯域よりもサンプル回数を多くして問題 を解決している（オーバーサンプリング） 現在、最も分解能が高いのはΔΣ変換方式で28ビット、３２ビッ トの物が市販されている。 ADC素子の分解能を有効に生かすには外部雑音を極力小さ くする必要がある。 Nov.15. 2010

ADCの変換速度 ADCの変換速度は分解能と変換方式に依存している。 逐次比較方式はビット数だけ変換するので１回変換に要す る時間のビット数倍と読み出しに要する時間の和となる。 一般的には変換速度、毎秒のサンプル数と電力消費量は正 相関の関係がある。 パイプライン方式は分解能と変換速度の両立を目的にした 方式ですが変換結果得るにはパイプラインの深さ（長さ）分 のクロック数が必要になる（クロック数×クロックの時間遅れ る）がクロックの時間間隔で入力信号をディジタル変換する 事が出来る。 Nov.15. 2010

ADCの入力信号 ADCの入力信号は電圧が一般的でフルスケールと極性は個々のADCの特性として規定されている。放射線計測の分野では電流を時間積分（電荷）してディジタル変換するADCも利用されている。 電圧 フルスケール、極性（＋単極、ー単極、双極）で規定される。 電流 フルスケール、極性、積分時間（内部、外部）で規定される。 ADCの入力電圧はADCがディジタル変換を終了するまで分解能以下の一定の電圧を実質的に維持する必要がある。 ピークホールド ゲート又はサンプル時間内の最大（最小）値を保持して変換する。 サンプルホールド サンプルパルス内の電圧（一定である事が前提）を保持して変換する。 サンプル前の保持コンデンサーの値は不定（通常は前のサンプル電圧）。 トラック＆ホールド 電圧保持コンデンサーは常時入力電圧に追従していてサンプルパルスでその時の電圧を保持してから変換する。 Nov.15. 2010

積分非直線性 積分非直線性はADCの伝達関数（出力ディジタル数を入力アナログ信号で除した関数）の二つのエンドポイントを結ぶ直線からの最大偏差を言う。 ディジタル値（コード）の中間点がそのコードの代表点でその点の伝達関数の値で比較する。 伝達関数のエンドポイントは最初のコード遷移より1/2LSB下のゼロスケールと最後のコード遷移より1/2LSB上のフルスケール。 Nov.15. 2010

微分非直線性 ADCの二つの隣接するコード間の1LSB変化の測定値と理論値差。即ち、コードのチャネル幅の測定値と理論値の差を理論値のチャネル幅（1LSB)を単位として表示する。 Nov.15. 2010

積分非直線性の例 AD7656 /AD7657/AD7658は変換ビット数が16/14/12ビットのADCで内部のラダー回路は共通で出力のビット数が異なる。 16ビットと12ビットADCの有効ビット数による積分非直線性の差が理解出来る。 Nov.15. 2010

微分非直線性の例 AD7656 /AD7657/AD7658は変換ビット数が16/14/12ビットのADCで内部のラダー回路は共通で出力のビット数が異なる。 16ビットと12ビットADCの有効ビット数による微分非直線性の差が理解出来る。 Nov.15. 2010

Nov.15. 2010