計算機入門I ハードウェア(1) 計算機のハードウェア構成 ~計算機のハードウェアとは何か~

Slides:



Advertisements
Similar presentations
CPU設計と パイプライン.
Advertisements

基本情報技術概論(第10回) 埼玉大学 理工学研究科 堀山 貴史
計算機システムⅡ 主記憶装置とALU,レジスタの制御
情報塾( ) CPUとメモリがどんなふうに動くのだろう。 レジスタやI/O プログラムの実行、マシン語。
第6回 今日の目標 §2.1 コンピュータ コンピュータの五大機能を示せる プログラム内蔵型コンピュータの装置を示せる
オリジナルなCPUの開発 指導教授:笠原 宏 05IE063 戸塚 雄太 05IE074 橋本 将平 05IE089 牧野 政道
App. A アセンブラ、リンカ、 SPIMシミュレータ
FPGAを用いたMG3用 インターフェース回路の解説
計算機システム ハードウェア編(第3回) ~ ノイマン型コンピュータ ~.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
エレクトロニクスII 第14回フィードバック 佐藤勝昭.
  【事例演習6】  数式インタプリタ      解 説     “インタプリタの基本的な仕組み”.
プログラムはなぜ動くのか.
第3回 CPUの管理と例外処理 OSによるハードウェアの管理 CPUの構成、動作 CPUの管理 例外処理、割り込み処理 コンテキストスイッチ
第5回 CPUの役割と仕組み3 割り込み、パイプライン、並列処理
計算機システムⅡ 入出力と周辺装置 和田俊和.
2016年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
基本情報技術概論(第8回) 埼玉大学 理工学研究科 堀山 貴史
「ソフトウェアのしくみ」.
専門演習Ⅰ 国際経済学部 国際産業情報学科 2年 石川 愛
第7回 2006/6/12.
第6回 今日の目標 §2.1 コンピュータ コンピュータの五大機能を示せる プログラム内蔵型コンピュータの装置を示せる
計算機科学実験及演習 3A SIMPLEアーキテクチャ のプロセッサの実装
・ディジタル回路とクロック ・プロセッサアーキテクチャ ・例外処理 ・パイプライン ・ハザード
システムソフトウェア講義の概要 計算機システムの復習:中央演算処理装置(CPU),プログラムの実行,主記憶装置,補助記憶装置
情報リテラシー2014 part 5/5 (亀田担当分最終回)
コンピュータ系実験Ⅲ 「ワンチップマイコンの応用」 第1週目 アセンブリ言語講座
コンピュータの基本構成について 1E16M001-1 秋田梨紗 1E16M010-2 梅山桃香 1E16M013-3 大津智紗子
コンピュータ概論B ー ソフトウェアを中心に ー #02 システムソフトウェアと アプリケーションソフトウェア
プログラミング基礎a 第1回 ハードウェアとソフトウェア プログラミング総論 ~プログラミング言語とは~
サブルーチン呼び出しの メカニズム.
ディジタル回路の設計と CADによるシステム設計
計算機構成 第4回 アキュムレータマシン テキスト第3章
プログラミング基礎a 第1回 ハードウェアとソフトウェア プログラミング総論 ~プログラミング言語とは~
情報とコンピュータ 静岡大学工学部 安藤和敏
先週の復習: CPU が働く仕組み コンピュータの構造 pp 制御装置+演算装置+レジスタ 制御装置がなければ電卓と同様
コンピュータの仕組み 〜ハードウェア〜 1E15M009-3 伊藤佳樹 1E15M035-2 柴田将馬 1E15M061-1 花岡沙紀
コンピュータアーキテクチャ 第 11 回.
コンピュータアーキテクチャ 第 10 回.
2010年度 情報科学序論 ~ 内部構造と動作の仕組み(2) ~.
坂井 修一 東京大学 大学院 情報理工学系研究科 電子情報学専攻 東京大学 工学部 電気工学科
明星大学 情報学科 2012年度前期     情報技術Ⅰ   第1回
Ibaraki Univ. Dept of Electrical & Electronic Eng.
コンピュータアーキテクチャ 第 9 回.
コンピュータアーキテクチャ 第 10 回.
コンピュータアーキテクチャ 第 2 回.
コンピュータアーキテクチャ 第 4 回.
計算機アーキテクチャ1 (計算機構成論(再)) 第一回 計算機の歴史、基本構成、動作原理
2013年度 プログラミングⅠ ~ 内部構造と動作の仕組み(2) ~.
2017年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
コンピュータアーキテクチャ 第 3 回.
コンピュータアーキテクチャ 第 2 回.
コンピュータアーキテクチャ 第 5 回.
計算機アーキテクチャ1 (計算機構成論(再)) 第二回 命令の種類と形式
コンピュータアーキテクチャ 第 4 回.
情報コミュニケーション入門e 第9回 Part2 ハードウェアとソフトウェア
第4回 CPUの役割と仕組み2 命令の解析と実行、クロック、レジスタ
情報コミュニケーション入門b 第2回 Part1 ハードウェアとソフトウェア
コンピュータアーキテクチャ 第 9 回.
コンピュータアーキテクチャ 第 3 回.
コンピュータアーキテクチャ 第 5 回.
情報コミュニケーション入門b 第2回 Part1 ハードウェアとソフトウェア
コンピュータアーキテクチャ 第 11 回.
コンピュータ工学基礎 マルチサイクル化とパイプライン化 テキスト9章 115~124
2014年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
情報コミュニケーション入門e 第9回 Part2 ハードウェアとソフトウェア
2008年度 情報科学序論 ~ 内部構造と動作の仕組み(2) ~.
明星大学 情報学科 2014年度前期     情報技術Ⅰ   第1回
情報システム基盤学基礎1 コンピュータアーキテクチャ編
Presentation transcript:

計算機入門I ハードウェア(1) 計算機のハードウェア構成 ~計算機のハードウェアとは何か~ 香川大学総合情報センター 林 敏浩 E-mail: hayashi@eng.kagawa-u.ac.jp

【例】命令の実行とレジスタの働き 0番地に命令LD GR1, 100 1番地に次の命令が格納 100番地にデータとして255が格納 PCの現在の値は0番地 LD GR1,100 1 2 3 4 5 6 7 8 : 100 255

命令フェッチ(1):命令の場所の指定 記憶装置 演算装置 AC アドレスデコーダ GR1 ALU 制御信号 : GRn 主記憶 DR FR : GRn 主記憶 DR FR データバス アドレスバス 制御用バス AR IR 入出力装置 PC アドレス 演算回路 命令デコーダ SP 制御装置

命令フェッチ(2):命令の読み出し、PCの更新 記憶装置 演算装置 AC アドレスデコーダ GR1 ALU 制御信号 : GRn 主記憶 LD GR1, 100 DR FR 指定番地のデータ 読み出し データバス アドレスバス 制御用バス LD AR IR 0→1 入出力装置 PC アドレス 演算回路 命令デコーダ SP 制御装置

命令デコード:命令デコーダにより解釈 LD GR1, 100 LD 1 LDの制御信号 記憶装置 演算装置 AC アドレスデコーダ GR1 ALU 制御信号 : GRn 主記憶 LD GR1, 100 DR FR データバス アドレスバス 制御用バス LD AR IR 1 入出力装置 PC アドレス 演算回路 命令デコーダ SP LDの制御信号 制御装置

命令実行(1):オペランドの指定 100 LD GR1, 100 LD 100 記憶装置 演算装置 AC アドレスデコーダ GR1 ALU 制御信号 100 : GRn 主記憶 LD GR1, 100 DR FR データバス アドレスバス 制御用バス LD AR IR 100 入出力装置 PC アドレス 演算回路 命令デコーダ SP 制御装置

命令実行(2):オペランドの値の読み出し 100 LD GR1, 100 255 指定番地のデータ 読み出し 記憶装置 演算装置 AC アドレスデコーダ GR1 ALU 制御信号 100 : GRn 主記憶 LD GR1, 100 255 DR FR 指定番地のデータ 読み出し データバス アドレスバス 制御用バス AR IR 入出力装置 PC アドレス 演算回路 命令デコーダ SP 制御装置

命令実行(3):レジスタへの格納 255 LD GR1, 100 255 記憶装置 演算装置 AC アドレスデコーダ GR1 ALU 制御信号 : GRn 主記憶 LD GR1, 100 DR FR 255 データバス アドレスバス 制御用バス AR IR 入出力装置 PC アドレス 演算回路 命令デコーダ SP 制御装置