これからが面白いプロセッサアーキテクチャ

Slides:



Advertisements
Similar presentations
HBSP モデル上での 行列積を求めるアルゴリ ム 情報論理工学 吉岡健太.
Advertisements

FPGA 株式会社アプライド・マーケティング 大越 章司
グローバルコンピューティング環境における遺伝的アルゴリズムの検討
情報理工学系研究科 コンピュータ科学専攻 上嶋裕樹
計算理工学基礎 「ハイパフォーマンスコンピューティングの基礎」
キャッシュ付PRAM上の 並列クィックソートと 並列マージソート
CPUについて HN:セシル.
ヘテロジニアスマルチコアプロセッサ 環境を対象としたキャッシュシステム 自動生成ツールの開発
Chapter11-4(前半) 加藤健.
ノーマリ「オフ」と「オン」 九州大学 井上こうじ (ただのお友達).
榮樂 英樹 LilyVM と仮想化技術 榮樂 英樹
2000年 3月 10日 日本電信電話株式会社 三菱電機株式会社
LZ圧縮回路の設計とハード・ソフト 最適分割の検討 電子情報デザイン学科 高性能計算研究室 4回生 中山 和也 2009/2/27.
並列処理実用? 並列処理により、 現在時間がかかって実用しづらい処理を、 早くして実用にする 1時間 =1/10⇒ 6分
クラウドにおける ネストした仮想化を用いた 安全な帯域外リモート管理
Capter9 Creating an Embedded Test Bench ( )
IaaS 仮想マシン(VM)をネットワーク経由で提供 負荷に応じてVM数や性能を変更できる ハードウェアの導入・管理・維持コストの削減
Web2.0とは? テクノロジー、コミュニティ、ビジネス
USB2.0対応PICマイコンによる データ取得システムの開発
計算機アーキテクチャ特論Chapter.6.6~6.9
日本・北九州研究拠点における 協力プロジェクトの簡単な紹介
Rearrangeable NoC: 配線遅延を考慮した分散ルータ アーキテクチャ
オペレーティングシステムJ/K 2004年10月7日
仮想マシンの並列処理性能に対するCPU割り当ての影響の評価
コンピュータの主役はCPU(Central Processing Unit)
ARM 株式会社アプライド・マーケティング 大越 章司
第1章 計算基盤としてのFPGA 滝本 宗宏.
高性能コンピューティング論2 第1回 ガイダンス
電気通信大学 大学院情報システム学研究科 吉瀬謙二
演算/メモリ性能バランスを考慮した マルチコア向けオンチップメモリ貸与法
Yutaka Yasuda, 2004 spring term
組み込み向けCPU 小型デバイスに搭載されるCPU 特徴 携帯電話,デジタルカメラ,PDA,センサデバイスなど 小型 低消費電力 多機能
MPIによる行列積計算 情報論理工学研究室 渡邉伊織 情報論理工学研究室 渡邉伊織です。
SpectreとMeltdown ITソリューション塾・第28期 2018年5月30日 株式会社アプライド・マーケティング 大越 章司
アドバンスト コンピュータ アーキテクチャ 五島.
お客様の3年後に責任を持つということ 株式会社アプライド・マーケティング 大越 章司
中堅・中小企業様、部門・ワークグループに最適なNAS
高速剰余算アルゴリズムとそのハードウェア実装についての研究
“Survey of System Virtualization Techniques” by Robert Rose のまとめ
11. マルチスレッド・プロセッサ 五島 正裕.
#6 性能向上、ブレイクスルー、集中と分散 Yutaka Yasuda.
MPIとOpenMPを用いた Nクイーン問題の並列化
計算機システム 第2回 2011/05/02(月) 「コンピュータ・アーキテクチャへのいざない」
リモートホストの異常を検知するための GPUとの直接通信機構
10. マルチスレッド・プロセッサ 五島 正裕.
Jh NAHI 横田 理央 (東京工業大学) Hierarchical low-rank approximation methods on distributed memory and GPUs 背景  H行列、H2行列、HSS行列などの階層的低ランク近似法はO(N2)の要素を持つ密行列をO(N)の要素を持つ行列に圧縮することができる。圧縮された行列を用いることで、行列積、LU分解、固有値計算をO(NlogN)で行うことができるため、従来密行列の解法が用いられてきた分野では階層的低ランク近似法
オペレーティングシステム イントロダクション
アップデート 株式会社アプライド・マーケティング 大越 章司
仮想計算機を用いたサーバ統合に おける高速なリブートリカバリ
「コアの数なんて どうでもいい」 五島 正裕(東大).
ARM 株式会社アプライド・マーケティング 大越 章司
最新 IT トレンド ARM.
ARM.
VMが利用可能なCPU数の変化に対応した 並列アプリケーション実行の最適化
ARM.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
コンピュータアーキテクチャ 第 9 回.
社会の情報インフラストラクチャとして、高性能コンピュータおよびネットワークの重要性はますます増大しています。本研究室では、コンピュータおよびネットワークの高速化を狙いとする並列・分散情報処理の科学と技術に関する研究に取り組んでいます。効率のよいシステムの実現を目指して、下記の項目を追求しています。 ◇コンピュータアーキテクチャ.
パイプラインとは何か? マイクロプロセッサ(MPU)の高速化手法の一つのこと。
Cソースコード解析による ハード/ソフト最適分割システムの構築
FPGA 株式会社アプライド・マーケティング 大越 章司
SpectreとMeltdown ITソリューション塾・第27期 2018年3月20日 株式会社アプライド・マーケティング 大越 章司
プロセッサ設計支援ツールを用いた 独自プロセッサの設計
コンピュータアーキテクチャ 第 9 回.
MPIを用いた並列処理計算 情報論理工学研究室 金久 英之
ARM 株式会社アプライド・マーケティング 大越 章司
ARM 株式会社アプライド・マーケティング 大越 章司
分散メモリ型並列計算機上での行列演算の並列化
ICSE'11勉強会 Riding the Design Wave I セッション
Presentation transcript:

これからが面白いプロセッサアーキテクチャ 吉瀬謙二 東京工業大学 FIT2006 イベント企画 これからが面白いプロセッサアーキテクチャ 2006年 9月7日(木)13:00-16:00 福岡大学 第3イベント会場

マイクロプロセッサ 出典: フリー百科事典『ウィキペディア(Wikipedia)』, Intelミュージアム

半導体の微細化,基本構成要素が小さくなる Kerry Bernstein, Caution Flag Out Microarchitecture’s Race for Power Performance, MICRO-36

トランジスタ数の増加,基本構成資源の増大 Kerry Bernstein, Caution Flag Out Microarchitecture’s Race for Power Performance, MICRO-36

トランジスタ数の増加,基本構成資源の増大 INTERNATIONAL TECHNOLOGY ROADMAP FOR SEMICONDUCTORS 2005 EDITION EXECUTIVE SUMMARY

配線遅延の増大 小さいブロックをたくさん集積することが有利 Kerry Bernstein, Caution Flag Out Microarchitecture’s Race for Power Performance, MICRO-36

Intelのマルチコア化の見通し インテル・デベロッパー・フォーラム http://www.intel.com/jp/idf/spring2006/keynotes/index.htm#1 CNET Japan

AMDのマルチコア化の見通し AMD

Cell Broadband Engine,コアの数は9 ISSCC

マルチコア(2個以上)からメニーコア(多数)へ Platform 2015: Intel® Processor and Platform Evolution for the Next Decade

What's Computer Architecture? 計算機アーキテクチャ What's Computer Architecture? Computer Architecture is the science and art of selecting and interconnecting hardware components to create computers that meet functional, performance and cost goals. 計算機アーキテクチャのホームページから http://www.cs.wisc.edu/arch/www/

研究としてのプロセッサアーキテクチャ プロセッサアーキテクチャ 何を作るの? どうやって作るの? 性能は(売れるの)? 実装 何を作るの? どうやって作るの? 性能は(売れるの)? 実装 回路設計,レイアウト,検証など マイクロアーキテクチャ 命令セットアーキテクチャ 最適化のためのソフトウェア コンパイラ,ライブラリ,ミドルウェア,OSなど

研究としてのプロセッサアーキテクチャ プロセッサアーキテクチャ (1) 何を作るの? 命令セット,プロセッサの機能,構成 命令セット,プロセッサの機能,構成  (2) どうやって作るの? アイデアを実現するアルゴリズム,戦略, トレードオフ (3) 性能は? ソフトウェアシミュレータによる評価 FPGAを用いるプロトタイプシステムによる評価

プロセッサアーキテクチャ,何を作るの? スーパースカラ VLIW (Very Long Instruction Word) クラスタアーキテクチャ タイルアーキテクチャ 再構成可能なアーキテクチャ チップ・マルチプロセッサ,マルチコア シングルISA,マルチISA 少数精鋭コア,多数コア,ホモ,ヘテロ アクセラレータは? その他?

どうやって作るの? 例えば,ネットワーク (a) Bus, Ring (b) Crossbar (d) Torus どうやって作るの? 例えば,ネットワーク (b) Crossbar (a) Bus, Ring (c) Grid, mesh (d) Torus

どうやって作るの? 例えば,キャッシュ 共有キャッシュなし L2などの一部を共有? 非均一性? Intel Montecito, ISSCC どうやって作るの? 例えば,キャッシュ 共有キャッシュなし L2などの一部を共有? 非均一性? Intel Montecito, ISSCC Managing Wire Delay in Large Chip-Multiprocessor Caches, MICRO-37

どうやって作るの? 例えば,プロセッサコア どうやって作るの? 例えば,プロセッサコア 数世代の RISCプロセッサ CISC, Intel Pentium Single-ISA Heterogeneous Multi-Core Architectures: The Potential for Processor Power Reduction, MICRO-36

どうやって使うの? プログラミングモデルなど マルチプログラミング 沢山のプログラムを同時に動かす.並列化が不要? 並列化しないと! スループットの向上 トランザクション処理など. シングルアプリケーションの高速化 自動並列化コンパイラ,ライブラリなど 分散メモリモデルの並列プログラミング 共有メモリモデルの並列プログラミング ソフトウェア分散共有メモリ どんどんスレッド化プログラミング などなど

アプリケーションの相性 対称性がない mcf, swim, art は悪影響を与える. 同じアプリケーションのペア(対角線)では性能低下が多い. McfはIPCが低く,キャッシュのミス率が高い.他のアプリケーションによって速度低下がおこらない.一方,高いキャッシュミスが他のアプリケーションの性能を低下させる. mesaは,ほとんど の組み合わせで 性能向上 Workshop on Duplicating, Deconstructing, and Debunking

研究としてのプロセッサアーキテクチャ プロセッサアーキテクチャ (1) 何を作るの? 命令セット,プロセッサの機能,構成 命令セット,プロセッサの機能,構成  (2) どうやって作るの? アイデアを実現するアルゴリズム,戦略, トレードオフ (3) 性能は? ソフトウェアシミュレータによる評価 FPGAを用いるプロトタイプシステムによる評価

これから面白くなるプロセッサアーキテクチャ 背景 潤沢なハードウェア資源 制約 動作周波数は抑えたい,配線遅延からモジュール化 作れること,正しく動くこと,使えること 要求 速い,低消費電力(低温),高信頼,低価格など

展望 鍵はプロセッサの収斂か,多様化か? たぶん,多様化 たぶん,プロセッサアーキテクチャから プロセッサアーキテクチャ 2.0 へ いろいろなアイデア,いろいろな製品,問題は製造コスト たぶん,プロセッサアーキテクチャから プロセッサアーキテクチャ 2.0 へ 豊かな才能を思う存分に発揮できる領域へ!