ATLAS実験 SOI Transistor TEG の測定 筑波大学数理物質科学研究科 素粒子実験室 望月 亜衣 (M1)
Silicon On Insulator (SOI) ☆目的 高い放射線耐性を要 求される高エネルギー粒子検出器(SLHC)の開発において ①Monolithic PIXELの開発 ②Hybrid PIXEL/STRIPタイプの開発 readout electronics⇒ transistor TEG トランジスタの放射線耐性の基礎データの収集
Pixel検出器 ＜現在＞
SOI Pixel検出器の特徴 ☆センサー部分とエレクトロニクス部で抵抗値の違うウエハーを選択できる ⇒・Full depletionによる高い電荷収集効率 ・Monolithic Pixelとして理想的 ☆センサーとの接続部の浮遊容量が少なくS/Nがよい ⇒ノイズが少ない ☆回路が高速、低消費電力、No latch up、Low Leak Current ☆放射線に強く、高温でも動作 ⇒Super LHCの検出器として有望!!
Pixel Images 32×32 pixel 20um square/pixel 新井 康夫先生@KEKによる測定
Pixel TEGの回路
Transistor TEG chip パラメータの異なるtransistorが64個
Vds =Vd - Vs Vgs = Vg - Vs Vd、Id Vs Vds Vg Vgs Vgの値が変化するとVsの値も変化してしまう Transistorのパラメータ Vgの値が変化するとVsの値も変化してしまう ⇒Vds=0.5(V)となるようにしてIdを測定
☆測定 Tr TEG chip 半導体パラメータ
東北大学での照射実験(６月) @東北大サイクロトロン
照射前後の測定 Vgs-Id PMOS
Vgs-Id NMOS
Vd=0～1V step0.1V PMOS nonirrad irrad
Vd=0～1V step0.1V NMOS nonirrad irrad
今後の予定 ☆照射前後の測定結果の理解、まとめ Thresold 電圧、gmの比較など ☆次回の照射（10月）にむけての準備 比較表の作成など 完
Back up!
NMOS transistor CELLの回路図 Pixelで用いられるtransistor
Wafer A ⇒エレクトロニクス部（読み出し） Wafer B⇒センサー部
SOI CMOS
測定（NCELLの場合） VG,VDに対して、0～1Vを100mVstepでID,ISを測定 次回の照射(10月)の準備
CMOS (Complementary MOS) インバータ回路の動作について，入力電圧が高い場合，増幅用のnMOSがon，負荷用のpMOSがoffとなる．したがって出力はoff(0V)になる．また，入力電圧が低いときは，動作は逆になり，出力はon(Vout=VDD)となる．onとoffの状態ではほとんど電流が流れず，状態が切り換わるときだけ電流が流れるので，低消費電力である．
MOS FETの仕組み ゲート電圧に電圧をかけずに、両端の電極だけに電圧をかける ⇒npn接合面のうちのどちらかが逆バイアス ⇒トランジスタに電流は流れない
ゲート電極に正の電圧をかける ⇒p型層の上面に伝導電子が集められ、n型のチャネルが形成 ⇒トランジスタに電流が流れる
SOI Pixel
測定 半導体パラメータアナライザーを用いて、照射前後のtr TEGのVg,Vd,Idなどを比較