ディジタル回路 9. 演算回路 五島 正裕.

Slides:



Advertisements
Similar presentations
2009/11/10 10 進数と r 進数を相互に変換できる コンピュータのための数を表現できる 2進数の補数を扱える コンピュータにおける負の数の表現を説明で きる コンピュータでの演算方法を説明できる 文字や記号の表現方法を示せる 第7回 今日の目標 § 2.2 数の表現と文字コード.
Advertisements

平成 27 年 10 月 21 日. 【応用課題 2-1 】 次のビット列は、ある 10 進数を 8 ビット固定小数点表示で表した時の ものです。ただし、小数点の位置は 3 ビット目と 4 ビット目の間としてお り、負数は2の補数で表しています。このとき、元の 10 進数を求めてく ださい。
第7章 計算の機構.
基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史
10進数 Digits: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 例: 3271 = (3×103) + (2×102) + (7×101) + (1×100) 8進数 Digits: 0, 1, 2, 3, 4, 5, 6, 7 例: 3271 = (3×83) + (2×82)
計算機工学特論A 10/17  テキスト内容 1.1~1.4.
全加算回路 A, Bはそれぞれ0または1をとるとする。 下位桁からの繰り上がりをC1とする。(0または1)
Handel-C基礎 および 7セグとマウスのハンドリング
第5回 ディジタル回路内の数値表現 瀬戸 ディジタル回路内部で,数を表現する方法(2進数)を学ぶ 10進数⇔2進数⇔16進数の変換ができる
計算機基礎Ⅱ,Ⅲ (指導書 pp. 76~94) 改訂:佐竹 純二 (作成:岡本 吉央).
補数 n:桁数、b:基数 bの補数 bn-x 253(10進数)の10の補数は、 =747
コンピュータ のしくみ ~スマホ から スパコン まで~
2016年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
基本情報技術概論(第3回) 埼玉大学 理工学研究科 堀山 貴史
8. 順序回路の簡単化,機能的な順序回路 五島 正裕.
5. 機能的な組み合わせ回路 五島 正裕.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第6回 よく使われる組合せ回路 瀬戸 重要な組合せ回路を理解し、設計できるようにする 7セグディスプレイ用デコーダ 加算回路・減算回路
アルゴリズムとチューリングマシン 「もの」(商品)としてのコンピュータ 「こと」(思想)としてのコンピュータ アルゴリズム
計算機工学特論A   テキスト内容 5.6.
高速剰余算アルゴリズムとそのハードウェア実装についての研究
ディジタル回路 3. 組み合わせ回路 五島 正裕 2018/11/28.
第5回 今日の目標 §1.6 論理演算と論理回路 ブール代数の形式が使える 命題と論理関数の関係を示せる
岩村雅一 知能情報工学演習I 第8回(C言語第2回) 岩村雅一
プログラミング演習Ⅱ 課題4第3週 画像処理 (1) ビット演算子.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第3章 演算装置.
ディジタル回路の設計と CADによるシステム設計
計算機構成 第2回 ALUと組み合わせ回路の記述
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
Ibaraki Univ. Dept of Electrical & Electronic Eng.
9. 演算回路 五島 正裕.
コンピュータアーキテクチャ 第 7 回.
コンピュータアーキテクチャ 第 7 回.
0. ディジタル回路 五島 正裕.
ディジタル回路 0. ディジタル回路 五島 正裕.
7. 機能的な組み合わせ回路 五島 正裕.
ディジタル回路 7. 機能的な組み合わせ回路 五島 正裕.
プログラミング演習I 2004年5月19日(第5回) 理学部数学科・木村巌.
ディジタル回路 五島 正裕.
基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史
基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史
論理回路 第12回
  第3章 論理回路  コンピュータでは,データを2進数の0と1で表現している.この2つの値,すなわち,2値で扱われるデータを論理データという.論理データの計算・判断・記憶は論理回路により実現される.  コンピュータのハードウェアは,基本的に論理回路で作られている。              論理積回路.
地域情報学 C言語プログラミング 第2回 変数・配列、型変換、入力 2017年10月20日
データの表現 2進数 0と1を使う。 基数(基準になる数)が2. 101(2) かっこで2進数と示すことがある。
コンピュータアーキテクチャ 第 4 回.
2017年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
コンピュータアーキテクチャ 第 3 回.
基本情報技術概論(第13回) 埼玉大学 理工学研究科 堀山 貴史
メカトロニクス 12/15 デジタル回路 メカトロニクス 12/15.
コンピュータアーキテクチャ 第 4 回.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
9. 演算回路 五島 正裕.
情報コミュニケーション入門b 第2回 Part1 ハードウェアとソフトウェア
コンピュータアーキテクチャ 第 3 回.
プログラムの開発手順 1.プログラム設計(仕様の決定) 2.コーディング(ソースファイルの作成) 3.アセンブル(オブジェクトファイル
情報コミュニケーション入門b 第2回 Part1 ハードウェアとソフトウェア
ディジタル回路 8. 機能的な順序回路 五島 正裕.
ca-9. 数の扱い (コンピュータアーキテクチャとプロセッサ)
岩村雅一 知能情報工学演習I 第8回(後半第2回) 岩村雅一
岩村雅一 知能情報工学演習I 第8回(C言語第2回) 岩村雅一
2014年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
論理回路(and,or,not)を作成. 回路を組み合わせ半/全加算器.
2008年7月11日 論理回路(and,or,not)を作成. 回路を組み合わせ半/全加算器.
JavaScript    プログラミング入門 2-3 式と演算子 2006/10/12 神津 健太.
香川大学創造工学部 富永浩之 情報数学1 第3-3章 多進法での四則演算 香川大学創造工学部 富永浩之
2009年8月18日,新潟大学 「情報」と「ものづくり」 の実践教育3 下保敏和,佐藤亮一.
Presentation transcript:

ディジタル回路 9. 演算回路 五島 正裕

ディジタル回路 今日の内容 演算回路 加算器 半加算器・全加算器 リプル・キャリー・アダー キャリー・ルックアヘッド・アダー シフト演算器

ディジタル回路 1-bit 加算器

二進数の加算 1 1 +) +) 1 +) +) 1 1 1 1 桁上げ carry 部分和 partial sum 1 1 1 1 1 1 ディジタル回路 二進数の加算 1 1 +) +) 1 +) +) 1 1 1 1 桁上げ carry 部分和 partial sum 1 1 1 1 1 1 1 ← 桁上げ 1 1 1 1 1 1 +) 1 +) 1 1 +) 1 +) 1 1 1 1 1 1 1

半加算器,全加算器 桁上げ carry 部分和 partial sum x y cout s 1 cin x y cout s 1 ディジタル回路 半加算器,全加算器 桁上げ carry 部分和 partial sum x y cout s 1 cin x y cout s 1 半加算器 (half adder) 全加算器 (full adder)

全加算器 cout = x y + y cin + cin x s = x ^ y ^ cin x y cin 00 01 11 10 1 ディジタル回路 全加算器 x y cin 00 01 11 10 1 x y cin 00 01 11 10 1 cout = x y + y cin + cin x s = x ^ y ^ cin x y x cout y s cin cin

ディジタル回路 n-bit 加算器

桁上げ伝搬加算器 (ripple carry adder) ディジタル回路 桁上げ伝搬加算器 (ripple carry adder) 桁上げ伝搬加算器 (ripple carry adder) n 個の全加算器の cin と cout を順に接続 桁上げ (carry) が下位から伝播 伝搬遅延時間:O(n) xn-1 yn-1 x1 y1 x0 y0 c-1 = 0 FA FA FA x y x y x y cn-1 cout cin cout cin cout cin s cn-2 c1 s c0 s sn-1 s1 s0

加算器による減算 xn-1 yn-1 x1 y1 x0 y0 sub c-1 FA FA FA x y x y x y cn-1 cout ディジタル回路 加算器による減算 減算なら (sub = 1),減数(y)を二の補数に: y の各ビットを反転 1 (= sub) と XOR y に 1 を加える c−1 を 1 (= sub) に xn-1 yn-1 x1 y1 x0 y0 sub c-1 FA FA FA x y x y x y cn-1 cout cin cout cin cout cin s cn-2 c1 s c0 s sn-1 s1 s0

桁上げ先見加算器 (carry lookahead adder) ディジタル回路 桁上げ先見加算器 (carry lookahead adder) 桁上げ先見加算器 (carry-lookahead adder) 桁上げを先読み 伝搬遅延時間: O(log n) xn-1 yn-1 x1 y1 x0 y0 c-1 = 0 carry lookahead generator x y x y x y cin cin cin s cn-2 s c0 s sn-1 s1 s0

ディジタル回路 g と p ci = xi yi + y ci-1 + ci−1 xi = xi yi + (xi + yi) ci−1 ≡ gi + pi ci−1 gi ≡ xi yi :(下位からのキャリーに関わらず)キャリーが生成 (generate) pi ≡ xi + yi :(下位からのキャリーが 1 のとき) キャリーが伝播 (propagate)

ディジタル回路 g と p (十進数の場合) ci = xi yi + y ci-1 + ci−1 xi = xi yi + (xi + yi) ci−1 ≡ gi + pi ci−1 gi ≡ xi yi :(下位からのキャリーに関わらず)キャリーが生成 (generate) pi ≡ xi + yi :(下位からのキャリーが 1 のとき) キャリーが伝播 (propagate) 1 ? 1 ? 1 1 1 1 5 ? 9 ? 1 ? 6 ? +) 5 ? +) 9 ? +) 8 ? +) 3 ? ? ? ? ? ? ? gi = 1 : xi と yi は足して 10 以上 pi = 1 : xi と yi は足して 9

ディジタル回路 g と p ci = xi yi + y ci-1 + ci−1 xi = xi yi + (xi + yi) ci−1 ≡ gi + pi ci−1 gi ≡ xi yi :(下位からのキャリーに関わらず)キャリーが生成 (generate) pi ≡ xi + yi :(下位からのキャリーが 1 のとき) キャリーが伝播 (propagate) 1 ? 1 1 1 1 1 1 1 ? 1 ? ? 1 ? +) 1 ? +) 1 ? +) 1 ? +) ? ? ? ? ? ? ? gi = 1 gi = pi = 1 pi = 1

ディジタル回路 g と p ci = xi yi + y ci-1 + ci−1 xi = xi yi + (xi ^ yi) ci−1 ≡ gi + pi ci−1 gi ≡ xi yi :(下位からのキャリーに関わらず)キャリーが生成 (generate) pi ≡ xi ^ yi :(下位からのキャリーが 1 のとき) キャリーが伝播 (propagate) 1 ? 1 1 1 1 1 ? ? 1 ? +) 1 ? +) 1 ? +) ? ? ? ? ? gi = 1 : xi と yi は足して 2 以上 pi = 1 : xi と yi は足して 1

ディジタル回路 漸化式 ―― g1:0 と p1:0 ci = gi + pi ci−1 gi ≡ xi yi pi ≡ xi ^ yi c0 = g0 + p0 c−1 c1 = g1 + p1c0 = g1 + p1(g0 + p0 c−1) = g1 + p1g0 + p1 p0 c−1 ≡ g1:0 + p1:0 c−1 g1:0 ≡ g1 + p1 g0 p1:0 ≡ p1 p0 x1 y1 x1 y1 x0 y0 x0 y0 g1 p1 g0 p0 g1:0 p1:0 c1 c-1

g1:0 / p1:0 は,四進数 1桁 の g / p 1 +) 1 2 +) 3 1 9 +) 7 二進数 四進数 十六進数 ディジタル回路 g1:0 / p1:0 は,四進数 1桁 の g / p 1 +) 1 2 +) 3 1 9 +) 7 二進数 四進数 十六進数

g1:0 / p1:0 は,四進数 1桁 の g / p c1 = g1:0 + p1:0 c-1 ディジタル回路 g1:0 / p1:0 は,四進数 1桁 の g / p c1 = g1:0 + p1:0 c-1 g1:0 ≡ g1 + p1g0 p1:0 ≡ p1 p0 gi ≡ xi yi pi ≡ xi ^ yi 1 になるのは,x1:0 と y1:0 が: g1:0 : 足して 4 以上 p1:0 : 足して 3 y1:0 1 2 3 x1:0 00 01 10 11 p1:0 g1:0 (p1g0) (g1)

ディジタル回路 g1:0 / p1:0 は,四進数 1桁 の g / p 1 ? ? 1 1 ? 1 1 1 1 1 1 1 ? ? 1 ? ? 1 ? +) 1 ? ? +) 1 1 ? +) 1 1 ? +) 1 ? ? ? ? ? ? ? ? 1 ? 1 ? 1 ? 1 1 1 1 2 ? 2 ? 1 ? ? 1 ? +) 2 ? +) 3 ? +) 3 ? +) 3 ? +) 2 ? ? ? ? ? ? ? ? ? g1 = 1 p1g0 = 1 g1:0 = 1 : 足して 4 以上 p1:0 = 1 : 足して 3

ディジタル回路 2-bit 桁上げ先見器のツリー接続 g1:0 = g1 + p1 g0 p1:0 = p1 p0 g3:2 = g3 + p3 g2 p3:2 = p3 p2 g3:0 = g3:2 + p3:2 g1:0 p3:0 = p3:2 p1:0 c3 = g3:0 + p3:0 c−1 x3 y3 x3 y3 x2 y2 x2 y2 x1 y1 x1 y1 x0 y0 x0 y0 g3 p3 g2 p2 g1 p1 g0 p0 g3:2 p3:2 g1:0 p1:0 g3:0 p3:0 c3 c-1

2-bit 桁上げ先見器のツリー接続 ディジタル回路 p0 p1 c1 c0 p1:0 g1:0 p1 p1 p0 p0 g1 g0 g0 x7/y7 x6/y6 x5/y5 x4/y4 x3/y3 x2/y2 x1/y1 x0/y0 cin p0 p1 c1 c0 g/p7 g/p6 g/p5 g/p4 g/p3 g/p2 g/p1 g/p0 g/p7:6 g/p5:4 g/p3:2 g/p1:0 g/p7:4 g/p3:0 g/p7:0 c7 c3 c−1 c5 c1 c6 c4 c2 c0 p1:0 g1:0 p1 p1 p0 p0 g1 cout s7 s6 s5 s4 s3 s2 s1 s0 g0 g0 c-1 c-1 : si = xi ^ yi ^ c−1 = pi ^ c−1

2-bit 桁上げ先見器のツリー接続 ディジタル回路 p0 p1 c1 c0 p1:0 g1:0 p1 p1 p0 p0 g1 g0 g0 cin g/p7:4 g/p3:0 cout c7 p1:0 g1:0 p1 p1 p0 p0 g1 g0 g0 c-1 c-1

ディジタル回路 4-bit 桁上げ先見器 ci ≡ gi + pi ci−1 gi ≡ xi yi :(下位からのキャリーに関わらず)キャリーが生成 (generate) pi ≡ xi ^ yi :(下位からのキャリーが 1 のとき) キャリーが伝播 (propagate) c3 = g3 + p3 c2 = g3 + p3 (g2 + p2c1) = g3 + p3 (g2 + p2 (g1 + p1c0)) = g3 + p3 (g2 + p2 (g1 + p1(g0 + p0 c−1))) = g3 + p3 g2 + p3 p2 g1 + p3 p2 p1 g0 + p3 p2 p1 p0 c−1 c2 = g2 + p2 g1 + p2 p1 g0 + p2 p1 p0 c−1 c1 = g1 + p1 g0 + p1 p0 c−1 c0 = g0 + p0 c−1

4-bit 桁上げ先見器 ディジタル回路 p0 p1 p2 p3 c3 c2 c1 c0 p3 p3 p3 p3 p2 p2 p2 g2

4-bit 桁上げ先見器のツリー接続 ディジタル回路 g/p31 g/p30 g/p29 g/p28 g/p27 g/p26 g/p25 c31 c30 c29 c28 c27 c26 c25 c24 c23 c22 c21 c20 c19 c18 c17 c16 g/p31:28 c27 g/p27:24 c23 g/p23:20 c19 g/p19:16 c31 c15 g/p63L48 c47 g/p47:32 c31 g/p31:16 g/p15:0 c63 c−1

ディジタル回路 シフタ

シフト演算 シフト演算の種類: {論理,算術,ローテート} × {左,右} 論理シフト (logical shift): ディジタル回路 シフト演算 シフト演算の種類: {論理,算術,ローテート} × {左,右} 論理シフト (logical shift): 左 1桁: 10100 ⇒ 01000 右 1桁: 10100 ⇒ 01010 算術シフト (arithmetic shift): 符号ビットを保存 左 1桁: 10100 ⇒ 11000 (-12 ⇒ -8,オーバフロー) 右 1桁: 10100 ⇒ 11010 (-12 ⇒ -6) ローテート (rotate): 左 1桁: 10100 ⇒ 01001

算術シフト演算 n 進数,k 桁のシフト: n k 倍(左),n -k 倍(右) 二進数,k 桁のシフト: ディジタル回路 算術シフト演算 n 進数,k 桁のシフト: n k 倍(左),n -k 倍(右) 二進数,k 桁のシフト: 2 k 倍(左),2 -k 倍(右) 粒度が小さいので,使いやすい (小さい整数)倍: 算術シフト & 加算 3x = 2x + x 5x = 4x + x 7x = 8x - x

論理/算術 左シフト演算 オーバフローする場合: 論理シフト演算: 10100 ⇒ 01000 ディジタル回路 論理/算術 左シフト演算 オーバフローする場合: 論理シフト演算: 10100 ⇒ 01000 算術シフト演算: 10100 ⇒ 11000 (-12 ⇒ -8,オーバフロー) オーバフローしない場合: 論理シフト演算: 11010 ⇒ 10100 算術シフト演算: 11010 ⇒ 10100 (-6 ⇒ -12) フラグの更新以外,論理と算術は区別する必要がない

バレル・シフタ(ローテータ) 8b バレル・ローテータ x7 x6 x5 x4 x3 x2 x1 x0 shamt0 shamt1 ディジタル回路 バレル・シフタ(ローテータ) x7 x6 x5 x4 x3 x2 x1 x0 shamt0 shamt1 shamt2 z7 z6 z5 z4 z3 z2 z1 z0 8b バレル・ローテータ

ディジタル回路 まとめ

まとめ 二の補数 正負の区別なく扱える 「符号付き加算器」「符号なし加算器」はない 加算器によって減算できる 「減算器」はない ディジタル回路 まとめ 二の補数 正負の区別なく扱える 「符号付き加算器」「符号なし加算器」はない 加算器によって減算できる 「減算器」はない

まとめ 多ビット加算器 リプル・キャリー・アダー: O(n) キャリー・ルックアヘッド・アダー: O(log n) シフト演算器 ディジタル回路 まとめ 多ビット加算器 リプル・キャリー・アダー: O(n) キャリー・ルックアヘッド・アダー: O(log n) シフト演算器 O(log n)