計算機アーキテクチャ1 (計算機構成論(再)) 第一回 計算機の歴史、基本構成、動作原理

Slides:



Advertisements
Similar presentations
情報技術基礎 論理素子による進歩. 計算機の歴史 計算機の歴史 1649 パスカル 歯車式加減算機 1839 バベッジ 階差機関 1890 ホレリス パンチカードシス テム ※歯車式の計算機は 1960 年(昭和30年)代ま で 便利な計算機として実際に使われてい た.
Advertisements

情報検索概説II 第8回 パソコン組み立てと記憶装置 1999/11/25.
基本情報技術概論(第10回) 埼玉大学 理工学研究科 堀山 貴史
入 出 力 管 理 オペレーティングシステム 6/26/09.
1.コンピュータと情報処理 p.20 第1章第1節 3.ソフトウェア ソフトウェア 基本ソフトウェア
計算機システムⅡ 主記憶装置とALU,レジスタの制御
情報塾( ) CPUとメモリがどんなふうに動くのだろう。 レジスタやI/O プログラムの実行、マシン語。
コンピュータ系実験Ⅲ 「ワンチップマイコンの応用」 第2週目
  第1章 コンピュータの歴史と構成  コンピュータ(computer)は人間の命令(プログラム)に従って,複雑な計算やいろいろなデータ処理ができる機械(道具)である.主な特徴は次の3点である. ●高速計算:計算は極めて速い.1秒間に数百億以上の計算ができる.   ●正確計算:人間の命令に従って,間違えることなく正しく計算できる. 
第6回 今日の目標 §2.1 コンピュータ コンピュータの五大機能を示せる プログラム内蔵型コンピュータの装置を示せる
情 報 技 術 基 礎 処理装置の構成と動作 D17kog706pr101 始.
オリジナルなCPUの開発 指導教授:笠原 宏 05IE063 戸塚 雄太 05IE074 橋本 将平 05IE089 牧野 政道
計算機システムⅡ 命令セットアーキテクチャ
計算機システム ハードウェア編(第3回) ~ ノイマン型コンピュータ ~.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
プログラムはなぜ動くのか.
第3回 CPUの管理と例外処理 OSによるハードウェアの管理 CPUの構成、動作 CPUの管理 例外処理、割り込み処理 コンテキストスイッチ
第5回 CPUの役割と仕組み3 割り込み、パイプライン、並列処理
計算機システムⅡ 入出力と周辺装置 和田俊和.
2016年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
基本情報技術概論(第8回) 埼玉大学 理工学研究科 堀山 貴史
「ソフトウェアのしくみ」.
専門演習Ⅰ 国際経済学部 国際産業情報学科 2年 石川 愛
計算機入門I ハードウェア(1) 計算機のハードウェア構成 ~計算機のハードウェアとは何か~
コンピュータの原理 1E17M053-9 奈良 皐佑 1E17M070-7 師尾 直希        1E17M078-6 渡邊 惇.
システムソフトウェア講義の概要 計算機システムの復習:中央演算処理装置(CPU),プログラムの実行,主記憶装置,補助記憶装置
コンピューターの歴史 1E16M048 圓谷 英一 1E16M050 徳弘 徹也 1E16M051 戸張 将義 1E16M052 飛田 優輝
コンピュータを知る 1E16M009-1 梅津たくみ 1E16M017-8 小沢あきら 1E16M035-0 柴田かいと
序章 第2節 教育機器とコンピュータ 1 パーソナルコンピュータ
1.コンピュータと情報処理 p.18 第1章第1節 2.コンピュータの動作のしくみ CPUと論理回路
システムソフトウェア講義の概要 計算機システムの復習:中央演算処理装置(CPU),プログラムの実行,主記憶装置,補助記憶装置
情報リテラシー2014 part 5/5 (亀田担当分最終回)
コンピュータ系実験Ⅲ 「ワンチップマイコンの応用」 第1週目 アセンブリ言語講座
コンピュータの歴史 ~1945年からの実用過程~ メンバー:秋田梨紗 (1E16M001-1) 梅山桃香 (1E16M010-2)
コンピュータの基本構成について 1E16M001-1 秋田梨紗 1E16M010-2 梅山桃香 1E16M013-3 大津智紗子
コンピュータ概論B ー ソフトウェアを中心に ー #02 システムソフトウェアと アプリケーションソフトウェア
1.情報機器について知ろう(p.8-9) 第1章 第1節
ディジタル回路の設計と CADによるシステム設計
計算機構成 第4回 アキュムレータマシン テキスト第3章
Presented by なんでも作るつたい(隊)
先週の復習: CPU が働く仕組み コンピュータの構造 pp 制御装置+演算装置+レジスタ 制御装置がなければ電卓と同様
コンピュータの仕組み 〜ハードウェア〜 1E15M009-3 伊藤佳樹 1E15M035-2 柴田将馬 1E15M061-1 花岡沙紀
コンピュータアーキテクチャ 第 10 回.
2010年度 情報科学序論 ~ 内部構造と動作の仕組み(2) ~.
坂井 修一 東京大学 大学院 情報理工学系研究科 電子情報学専攻 東京大学 工学部 電気工学科
明星大学 情報学科 2012年度前期     情報技術Ⅰ   第1回
Ibaraki Univ. Dept of Electrical & Electronic Eng.
コンピュータアーキテクチャ 第 9 回.
コンピュータアーキテクチャ 第 10 回.
コンピュータアーキテクチャ 第 2 回.
コンピュータアーキテクチャ 第 4 回.
2013年度 プログラミングⅠ ~ 内部構造と動作の仕組み(2) ~.
2017年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
コンピュータアーキテクチャ 第 3 回.
コンピュータアーキテクチャ 第 2 回.
コンピュータアーキテクチャ 第 5 回.
システムソフトウェア講義の概要 計算機システムの復習:中央演算処理装置(CPU),プログラムの実行,主記憶装置,補助記憶装置
計算機アーキテクチャ1 (計算機構成論(再)) 第二回 命令の種類と形式
コンピュータアーキテクチャ 第 4 回.
第4回 CPUの役割と仕組み2 命令の解析と実行、クロック、レジスタ
情報コミュニケーション入門b 第2回 Part1 ハードウェアとソフトウェア
コンピュータアーキテクチャ 第 9 回.
コンピュータアーキテクチャ 第 3 回.
コンピュータアーキテクチャ 第 5 回.
コンピュータの五大要素 入力装置 データ(プログラム)を取り込む 出力装置 処理結果のデータを外部に取り出す
情報コミュニケーション入門b 第2回 Part1 ハードウェアとソフトウェア
2014年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
2008年度 情報科学序論 ~ 内部構造と動作の仕組み(2) ~.
明星大学 情報学科 2014年度前期     情報技術Ⅰ   第1回
Presentation transcript:

計算機アーキテクチャ1 (計算機構成論(再)) 第一回 計算機の歴史、基本構成、動作原理 担当:三浦康之

計算機の歴史0

計算機の歴史1 1. 第一世代 真空管の世代 ENIAC ペンシルバニア大 2. 第二世代 半導体の登場 IBM 7090 7094 1. 第一世代 真空管の世代 ENIAC ペンシルバニア大 → プログラムは配線で EDSAC EDVAC → プログラム内蔵方式 → 機械語→高水準言語へと発展 2. 第二世代 半導体の登場 IBM 7090 7094 バッチ処理、OSの登場

計算機の歴史2 3. 第三世代 集積回路の世代 IBM システム/360 → 汎用機 4. 第四世代 VLSIの時代 3. 第三世代 集積回路の世代   IBM システム/360 → 汎用機 パイプライン、ミニコンピュータ、マルチプロセシング、仮想記憶 LINUXの登場 4. 第四世代 VLSIの時代 マイクロプロセッサ i4004    → i8008、i8086へと進化 → 現在のPentiumの源流 モトローラ 68000 RISC対CISC ワークステーションの登場 並列処理マシン CM-1 PC/WSクラスタ

コンピュータの基本構成 命令・データ 中央演算装置(CPU) の流れ 制御の流れ 制御装置 演算装置 入出力装置 主記憶装置 ここは、コンピュータ全体の構成図。 本当はここに、画面や音声、外部接続機器などの入出力装置がついている。 が、今はあくまでもコンピュータを、計算をするための装置として考えるのでこういう構成になる。 この講義では、あくまでもコンピュータを計算するための装置として扱っているが、世の中に普通に出回っているパソコンはそういう感じのする装置ではないので、この辺りの所で聞く人が戸惑うことになるかも知れない。 この辺は注意する必要がある。 プログラム可能  制御装置で、プログラムをコントロール、演算装置を制御 条件分岐  同じく制御装置 データを保存できる  主記憶装置で メモリにプログラム内蔵  主記憶装置 ここで重要なのは、中央演算装置、CPUである。以降、CPUの機能について説明する。 ○ 中央演算装置(CPU)  ○ 主記憶装置  コンピュータの中枢部分。    プログラムやデータを格納する  プログラムを実行し、各装置の制御や、 ○ 入出力装置  データの計算を行なう。   プログラムやデータの入出力を行う

中央処理装置(CPU)の構成 データバス + プログラム … アドレスバス データ ○ 制御装置 ○ データバス 主記憶装置 制御装置 演算装置 データバス レジスタ + オペレーション コード オペランド プログラム カウンタ 命令 レジスタ ALU プログラム 命令 デコーダ … ここからは、直前に説明したコンピュータの構成のうち、CPUについてくわしく見てゆく。 CPUは、主記憶装置(メモリ)から命令とかデータを取り込んで処理したり、処理した結果を主記憶装置に書き込んだりといった処理をするので、ここでは主記憶装置とあわせて図示して、その動作を見てゆく。 (ここで、各部の役割を詳しく説明する。) アドレスバス データ  ○ 制御装置  ○ データバス   命令に従って各装置を制御する。    主記憶装置とCPU間のデータをやりとりする  ○ 演算装置  ○ アドレスバス   演算を実行する。    主記憶装置を読み書きするアドレスを送る

中央処理装置(CPU)の構成 制御装置各部の役割 命令レジスタ 読み出された命令を一時格納する 主記憶装置 制御装置 演算装置 データバス レジスタ + オペレーション コード オペランド プログラム カウンタ 命令 レジスタ ALU 命令 デコーダ … ここからは、直前に説明したコンピュータの構成のうち、CPUについてくわしく見てゆく。 CPUは、主記憶装置(メモリ)から命令とかデータを取り込んで処理したり、処理した結果を主記憶装置に書き込んだりといった処理をするので、ここでは主記憶装置とあわせて図示して、その動作を見てゆく。 (ここで、各部の役割を詳しく説明する。) アドレスバス 制御装置各部の役割 命令レジスタ  読み出された命令を一時格納する 命令デコーダ  命令を解読し、制御信号やアドレスを発生する プログラムカウンタ 命令が格納されているアドレスを示す

中央処理装置(CPU)の構成 演算装置各部の役割 算術論理演算装置(ALU) 四則演算・論理演算・比較演算などを行う 主記憶装置 制御装置 演算装置 データバス レジスタ + オペレーション コード オペランド プログラム カウンタ 命令 レジスタ ALU 命令 デコーダ … ここからは、直前に説明したコンピュータの構成のうち、CPUについてくわしく見てゆく。 CPUは、主記憶装置(メモリ)から命令とかデータを取り込んで処理したり、処理した結果を主記憶装置に書き込んだりといった処理をするので、ここでは主記憶装置とあわせて図示して、その動作を見てゆく。 (ここで、各部の役割を詳しく説明する。) アドレスバス 演算装置各部の役割 算術論理演算装置(ALU) 四則演算・論理演算・比較演算などを行う レジスタ 演算などに必要なデータを一時格納する

命令の実行 プログラム例 命令 データ 処理前 処理後 メモリ 格納番地 命令長 命令 処理内容 1 0~2 3 LD REG, (100) データ  処理前 処理後 メモリ 格納番地 命令長 命令 処理内容 1 0~2 3 LD REG, (100) メモリの100番地のデータをレジスタREGに転送せよ 2 INC REG REGのデータを+1せよ 4~6 LD (101), REG REGのデータをメモリの101番地に転送せよ メモリ 格納番地 データ 1 100 50 メモリ格納番地 データ 1 100 50 2 101 51

命令の実行 命令1の読み込み ② ① + 0→3 … 中央処理装置(CPU) 主記憶装置 制御装置 演算装置 LD REG (100) 1 レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 + オペレーション コード オペランド REG, (100) プログラム カウンタ 命令 レジスタ LD 0→3 ALU 命令 デコーダ … ①

命令1の解読・実行 ④ ③ + 50 3 … 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 LD REG (100) 1 2 3 レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 + 50 オペレーション コード オペランド REG, (100) プログラム カウンタ 命令 レジスタ LD 3 ALU 命令 デコーダ … ③

命令2の読み込み ② ① + 50 3→4 … 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 LD REG (100) 1 2 3 レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 + 50 オペレーション コード オペランド プログラム カウンタ 命令 レジスタ INC REG 3→4 ALU 命令 デコーダ … ①

命令2の解読・実行 ③ ④ + 51 4 … 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 LD REG (100) 1 2 3 レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 + 51 オペレーション コード オペランド ③ プログラム カウンタ ④ 命令 レジスタ INC REG 4 ALU 命令 デコーダ …

命令3の読み込み ② ① + 51 4→7 … 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 LD REG (100) 1 2 3 レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 + 51 オペレーション コード オペランド (101), REG プログラム カウンタ 命令 レジスタ LD 4→7 ALU 命令 デコーダ … ①

命令3の解読・実行 ④ ③ + 51 7 … 主記憶装置 中央処理装置(CPU) 制御装置 演算装置 LD REG (100) 1 2 3 レジスタ LD REG (100) 1 2 3 INC 4 (101) 5 6 … 100 50 101 51 + 51 オペレーション コード オペランド (101), REG プログラム カウンタ 命令 レジスタ LD 7 ALU 命令 デコーダ … ③