計算機工学論A P46~P49 クロック、リセット、クロック・イネーブルのセット 状態の出力値の指定 ステート・トランジョンの指定

Slides:



Advertisements
Similar presentations
G ゼミ 2010/5/14 渡辺健人. パフォーマンスの測定 CUDA Visual Profiler CUDA の SDK に標準でついているパフォーマン ス測定用のツール 使い方: exe ファイルのパスと作業ディレクトリ指定して実 行するだけ 注意点 : GPU のコード実行後にプログラム終了前に,
Advertisements

P2P 技術を応用した 分散システムの排他制御機構の試作 九州工業大学 情報科学センター 山之上 卓.
Quartus Ⅱの簡単な使い方 Combinatorial Logic (組み合わせ論理回路)( P.19 ~ 23 ) ① Implementing Boolean Expressions&Equations (ブール表現とブール式の書き方) ② Declaring Nodes (ノードの宣言)
5.制御構造と配列 場合分け( If Then Else , Select Case ) 繰返し( Do While ) 繰返しその2( For Next )
計算機工学特論A 10/17  テキスト内容 1.1~1.4.
VLSI設計論第4回 アキュムレータマシンと 仮遅延シミュレーション
第12回 順序回路の解析方法 瀬戸 順序回路から,以下を導き、解析を行えるようにする タイムチャート 状態遷移関数・出力関数 状態遷移表
5.3 各種カウンタ 平木.
VBA H106077 寺沢友宏.
Verilog HDL 12月21日(月).
テープ(メモリ)と状態で何をするか決める
4. 順序回路 五島 正裕.
FPGAを用いたMG3用 インターフェース回路の解説
ロジック回路学習ボード MLCTB-BASE 説明書 NAND 7400 NOT 7404 AND 7408 OR 7432
VLSI設計論第2回 組み合わせ回路の記述と 論理シミュレーション
4.2.2 4to1セレクタ.
言語処理系(9) 金子敬一.
第10回 Dフリップフロップ ディジタル回路で特に重要な D-FF 仕組みを理解する タイミング図を読み書きできるようにする 瀬戸
6.4 離散的コサイン変換 (DCT : discrete cosine transform ) (1)DCTとは
基本情報技術概論(第3回) 埼玉大学 理工学研究科 堀山 貴史
スクリプト言語を用いたPHITSの連続実行
7. 順序回路 五島 正裕.
8. 順序回路の簡単化,機能的な順序回路 五島 正裕.
2005年11月2日(木) 計算機工学論A 修士1年 No, 堀江準.
計算機工学特論A 第4回 論理合成 山越研究室 増山 知東 2007年11月7日 .
ハードウェア記述言語による 論理回路設計とFPGAへの実装 2
第7回 条件による繰り返し.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第6回 よく使われる組合せ回路 瀬戸 重要な組合せ回路を理解し、設計できるようにする 7セグディスプレイ用デコーダ 加算回路・減算回路
計算機工学特論A   テキスト内容 5.6.
プログラムの制御構造 選択・繰り返し.
1.コンピュータと情報処理 p.18 第1章第1節 2.コンピュータの動作のしくみ CPUと論理回路
MATLAB測位プログラミングの 基礎とGT (2)
第5回 今日の目標 §1.6 論理演算と論理回路 ブール代数の形式が使える 命題と論理関数の関係を示せる
地域情報学演習 VBAプログラミング 第3回 2017年10月24日
ディジタル回路 6. 順序回路の実現 五島 正裕.
R8C/Tiny I/Oポートの仕組み.
第7回 条件による繰り返し.
第6回 6/4/2011 状態遷移回路とシングルサイクルCPU設計
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第二部  回路記述編 第3章 文法概略と基本記述スタイル 3.1 文法を少々 3.1.1~3.1.3.
計算機構成 第2回 ALUと組み合わせ回路の記述
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
3. 論理ゲート の 実現 五島 正裕.
4点FFT設計 ファイヤー和田 知久 琉球大学・工学部・情報工学科 教授
計算機構成 第3回 データパス:計算をするところ テキスト14‐19、29‐35
計算機構成 第4回 アキュムレータマシン テキスト第3章
VLSI設計論第3回 順序回路の記述と論理合成
VBで始めるプログラミング 第三回 コードを書こう!! まきはた@ナーク ’04/05/21.
計算機構成 第8回 POCOの構造とVerilog記述 テキスト第5章-第6章
計算機構成 第11回 マルチサイクルCPU 慶應大学 天野英晴.
第5章 計算とプログラム 本章で説明すること ・計算の概観と記述法 ・代表的な計算モデル ・プログラムとプログラム言語.
プログラムの基本構造と 構造化チャート(PAD)
第11回 よく使われる順序回路 複数のFFを接続した回路を解析する際の考え方を学ぶ カウンタ回路の仕組みを理解し,設計できるようにする 瀬戸.
コンピュータアーキテクチャ 第 10 回.
情報とコンピュータ 静岡大学工学部 安藤和敏
基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史
  第3章 論理回路  コンピュータでは,データを2進数の0と1で表現している.この2つの値,すなわち,2値で扱われるデータを論理データという.論理データの計算・判断・記憶は論理回路により実現される.  コンピュータのハードウェアは,基本的に論理回路で作られている。              論理積回路.
計算機工学特論 スライド 電気電子工学専攻 修士1年 弓仲研究室 河西良介
コンピュータアーキテクチャ 第 10 回.
8. 順序回路の実現 五島 正裕.
メカトロニクス 12/15 デジタル回路 メカトロニクス 12/15.
C言語講座 制御(選択) 2006年 計算技術研究会.
ディジタル回路 8. 機能的な順序回路 五島 正裕.
コンパイラ 2012年10月11日
OPEN文、READ文、PERFORM文
識別子の読解を目的とした名詞辞書の作成方法の一試案
場合分け(If Then Else,Select Case) 繰返し(Do While) 繰返しその2(For Next)
6.5 アダマール(Hadamard)変換 (1)アダマール変換とは
情報処理Ⅱ 第3回 2004年10月19日(火).
Presentation transcript:

計算機工学論A P46~P49 クロック、リセット、クロック・イネーブルのセット 状態の出力値の指定 ステート・トランジョンの指定 ステート・マシンのビットと値の割り当て 05801623  照井 義隆

クロック、リセット、クロック・イネーブルのセット クロック、リセット、クロック・イネーブル信号 ロジック・セクションでブール制御式によって指定 ステートマシンの状態レジスタの フリップフロップを制御

出力値:If文やCase文を使って出力値を決定 状態の出力値指定 出力値:If文やCase文を使って出力値を決定 Simple1.tdfでは出力q ステートマシンssの状態:s0のときq=GND; :s1のときq=VCC; なお、出力値は真理値表で定義することも出来る

ステート・マシン・トランジョン ステート・マシンが新しい状態にトランジョン(遷移)するための条件を決定 ステート・トランジョンの指定 ステート・マシン・トランジョン ステート・マシンが新しい状態にトランジョン(遷移)するための条件を決定 ステート・マシン・トランジョンを指定するには・・・ 単一動作の範囲で状態を条件付で割り当てなくてならない このためCase文や真理値表文を推奨 Simple1.tdfでは各状態からのトランジョンはCase文のWHEN節で定義

Simple1.tdf SUBDESIGN simple ( clk :INPUT; reset :INPUT; d :INPUT; ena :INPUT; q :OUTPUT; ) VARIABLE ss: MACHINE WITH STATES (s0, s1); BEGIN ss.clk = clk; ss.reset = reset; ss.ena = ena; CASE ss IS WHEN s0 => q = GND; IF d THEN ss = s1; END IF; WHEN s1 => q = VCC; IF !d THEN ss = s0; END CASE; END; %入、出力の宣言% %ステート・マシンの状態s0,s1の遷移% %ステート・マシン宣言% %クロック、リセット、クロック・イネーブルのセット%

Simple1.tdfのシュミレーション結果

ステート・マシンのビットと値の割り当て 状態ビット: ステート・マシン値の1ビットを保持するために、ステート・マシンで使われたフリップフロップの出力 多くの場合、必要なリソースを最小限に抑えるために、状態ビットと 値の割り当てはMAX+PLUSⅡのコンパイラに任せたほうが良い 明示的な状態ビットを指定したい時 割り振りはステート・マシン宣言で記述可

stepper.tdf:ステッッピング・モーターの コントローラーを示している SUBDESIGN stepper ( clk, reset :INPUT; ccw, cw :INPUT; phase[3..0] :OUTPUT; ) VARIABLE ss: MACHINE OF BITS (phase[3..0]) WITH STATES ( s0 = B"0001", s1 = B"0010", s2 = B"0100", s3 = B"1000"); BEGIN ss.clk = clk; ss.reset = reset; TABLE ss, ccw, cw => ss; s0, 1, x => s3; s0, x, 1 => s1; s1, 1, x => s0; s1, x, 1 => s2; s2, 1, x => s1; s2, x, 1 => s3; s3, 1, x => s2; s3, x, 1 => s0; END TABLE; END; %入、出力の宣言% %ステート・マシンの状態  の遷移の指定% %ステート・マシン宣言% ccw=x,cw=1 S0= B”0001” S3= B”1000” S1= B”0010” ccw=1,cw=x S2= B”0100” ステート・マシンの状態s0,s1,s2,s3の遷移

stepper.tdfのシュミレーション結果