ディジタル回路 11. メモリ 五島 正裕 ディジタル回路 今日の内容 メモリ  SRAM  DRAM  Flash Memory.

Slides:



Advertisements
Similar presentations
3章 主記憶装置(pp ) 4章 補助記憶装置(pp ). 記憶装置の分類 主記憶装置(メインメモリ) 単に「主記憶」とも. コンピュータの電源が入っている間に, 作業中の情報を蓄える. 実行中のプログラムの,プログラム本体 実行中のプログラムの使う情報(C言語では,変数の値)
Advertisements

計算機リテラシーM 第 11 回 計算機・ネットワーク技術 伊藤 高廣
DATE : 11. メモリ 五島 正裕 今日の内容 メモリ  SRAM  DRAM  Flash Memory.
コンピュータの基本 情報機器工学 2015年4月13日 Ⅳ限目.
集積回路 4.メモリー回路 松澤 昭 2004年 9月 2004年9月 新大 集積回路.
オペレーティングシステムJ/K 2004年10月18日(5時限目)
オペレーティングシステム (仮想記憶管理)
情報検索概説II 第8回 パソコン組み立てと記憶装置 1999/11/25.
CPU、記憶装置について 情報機器工学 2015年4月20日 Ⅳ限目.
記憶の階層とキャッシュ 天野英晴.
情報システム基盤学基礎1 コンピュータアーキテクチャ編 第6回 記憶階層
Ibaraki Univ. Dept of Electrical & Electronic Eng.
オペレーティングシステム (割り込み&仮想記憶管理)
入 出 力 管 理 オペレーティングシステム 6/26/09.
11. メモリ 五島 正裕.
10. メモリ 五島 正裕.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
第2章 コンピュータの基本 電子制御設計製図Ⅰ.
計算機システムⅡ 主記憶装置とALU,レジスタの制御
メモリのあれこれ 神戸大学 大学院 理学研究科 島津 通.
第2回 真理値表,基本ゲート, 組合せ回路の設計
3章 主記憶装置(pp ) 4章 補助記憶装置(pp )
ストレージ・メモリ分野の技術マップ ストレージ・メモリデバイス 新規デバイス ● ● ● ● ● ● ● ● ● 凡例 項目 開発技術 分類
Sarah Reese セールス・イネーブルメント・スペシャリスト
データベースとストレージ の最新動向 12.MAR.2015.
情 報 技 術 基 礎 処理装置の構成と動作 D17kog706pr101 始.
『コンピュータ構成要素』 (C)Copyright, Toshiomi KOBAYASHI,
3章 主記憶装置(pp ) 4章 補助記憶装置(pp )
サイプレスは業界で、最速と最もエネルギー効率の良い 不揮発性RAMソリューションを提供
データ構造とアルゴリズム 分割統治 ~ マージソート~.
11. 省電力 五島 正裕.
集積回路 6.回路・レイアウト設計 松澤 昭 2004年 9月 2004年 9月 新大VLSI工学.
デジタル回路(続き) コンピュータ(ハードウェアを中心に)
ディジタル回路 1. アナログ と ディジタル 五島 正裕.
7. 順序回路 五島 正裕.
コンピュータ基礎 記憶階層とキャッシュ テキスト第10章
電子回路Ⅰ 第2回(2008/10/6) 今日の内容 電気回路の復習 オームの法則 キルヒホッフの法則 テブナンの定理 線形素子と非線形素子
第8回  論理ゲートの中身と性質 論理ゲートについて,以下を理解する 内部構成 遅延時間,消費エネルギー 電圧・電流特性 瀬戸.
メモリとHDD.
6. 順序回路の基礎 五島 正裕.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
ATLAS実験 SOI Transistor TEG の測定
高速剰余算アルゴリズムとそのハードウェア実装についての研究
電界効果トランジスタの静特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
第6回 メモリの種類と特徴 主記憶装置、ROM、RAM
作りながら学ぶコンピュータアーキテクチャ(改訂版)授業資料 テキスト ページ対応 天野英晴
コンピュータを知る 1E16M009-1 梅津たくみ 1E16M017-8 小沢あきら 1E16M035-0 柴田かいと
2. 論理ゲート と ブール代数 五島 正裕.
ディジタル回路 2. ブール代数 と 論理ゲート 五島 正裕.
ディジタル回路 6. 順序回路の実現 五島 正裕.
コンピュータの歴史 ~1945年からの実用過程~ メンバー:秋田梨紗 (1E16M001-1) 梅山桃香 (1E16M010-2)
Ibaraki Univ. Dept of Electrical & Electronic Eng.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
「コアの数なんて どうでもいい」 五島 正裕(東大).
ディジタル回路 5. ロジックの構成 五島 正裕.
電気電子情報第一(前期)実験 G5. ディジタル回路
3. 論理ゲート の 実現 五島 正裕.
  第3章 論理回路  コンピュータでは,データを2進数の0と1で表現している.この2つの値,すなわち,2値で扱われるデータを論理データという.論理データの計算・判断・記憶は論理回路により実現される.  コンピュータのハードウェアは,基本的に論理回路で作られている。              論理積回路.
コンピュータアーキテクチャ 第 9 回.
Handel-Cを用いた パックマンの設計
演習1:次の問A,Bの問題,正解,解説をするpptを作成しなさい.
8. 順序回路の実現 五島 正裕.
エレクトロニクスII 第12回増幅回路(1) 佐藤勝昭.
FPGA 株式会社アプライド・マーケティング 大越 章司
Cypress 不揮発性RAMロードマップ
「コンピュータと情報システム」 02章 ハードウェア
Ibaraki Univ. Dept of Electrical & Electronic Eng.
第8章 ハードウェア技術 8.1 素子技術 8.2 本体系装置 8.3 通信制御装置 8.4 周辺装置.
Presentation transcript:

ディジタル回路 11. メモリ 五島 正裕

ディジタル回路 今日の内容 メモリ  SRAM  DRAM  Flash Memory

ディジタル回路 メモリ

ディジタル回路 メモリの定義 メモリ:  ロケーションの集合  ロケーションは,アドレスによって一意に識別できる. ロケーション:  書き込まれた値を,一定の期間,読み出せる.

ディジタル回路 メモリの分類 書き込み可?  ROM (Read-Only Memory)  RAM (Random Access Memory) 揮発性 (volatile) ?  揮発性メモリ  不揮発性メモリ 揮発性不揮発性 ROM 意味がない普通 RAM 普通稀

ディジタル回路 RAM

ディジタル回路 RAM の分類 記憶素子備考 SRAM(Static ―) 論理素子 ◎ × × ○ DRAM(Dynamic ―) キャパシタ △ ○ FeRAM(Ferroelectric ―) 強誘電体 × ○ FeliCa ポスト DRAM MRAM(Magnetic ―) 磁性体 ○ × RRAM(Resistive ―) ? PRAM(Phase-change ―) 相変化膜

ディジタル回路 RAM の一般的な構造 row addr decoder column addr decoder data column addr row addr sense amps RAM Cell Word-line bit-line address

ディジタル回路 セル・アレイ  (なるべく)正方形にする ビット線,ワード線長が最小化  メモリの容量: 1 世代で 4 倍になる

ディジタル回路 (CMOS) SRAM

ディジタル回路 SRAM Cell word-line bit-line

ディジタル回路 SRAM 記憶素子: 6T (Transistor) Cell  NOT ゲート x2 からなるループ (4T) +  アクセス用のゲート (2T)  集積度低 nMOS トランジスタでドライブ  ビット線を high にプリチャージし,  nMOS トランジスタでディスチャージ  論理回路と同等の速度

ディジタル回路 DRAM 記憶素子: 1T-1C  アクセス用のゲート (1T) +  キャパシタ (1C)  集積度高 1T 1C

ディジタル回路 キャパシタ 2/11/2003,

ディジタル回路 DRAM C でドライブ  ビット線を 1/2 V DD にプリチャージし, C を接続  (セルの容量) << (ビット線の容量)  ビット線のわずかな電位変化を検出  速度低  破壊読出し 読んだら,読んだ値をもう一度書く ⇒ ダイナミック(動的) 1T 1C

ディジタル回路 DRAM リフレッシュ  キャパシタの電荷は,徐々に漏れて失われる  ときどき,書き直す(リフレッシュ)必要がある

ディジタル回路 高速 DRAM  SDRAM (Synchronous -)  DDR SDRAM (Double Data Rate -)  RDRAM (Rambus -)  XDRDRAM (eXtreme Data Rate -) チップ間の I/F の高速化  チップ内部は,基本的に同じ バンド幅は向上しても,レイテンシはあまり変わらない

ディジタル回路 ポスト DRAM DRAM はもうすぐ終わり?  微細化が進むと,キャパシタで記憶することができなくなる MRAM , PRAM , RRAM , etc.  製品化,研究中~数年後に製品化?  DRAM より,高速 / 大容量?  不揮発性 例えば,主記憶が不揮発になったら … – スタンバイで,電源を切れる – 主記憶とディスクの統合?  実用化されれば, DRAM を淘汰する?

ディジタル回路 SRAM vs DRAM  SRAM: 高速 / 低容量  DRAM: 低速 / 大容量 組み合わせて使う  キャッシュ・メモリ 「高速 / 大容量なメモリを作ればいいじゃん」  それはそうなんだけど …

ディジタル回路 ROM

ディジタル回路 ROM の分類 PROM (Programmable ROM)  工場出荷後に書き込める(プログラム) Flash Memory  ブロック単位で電気的に消去 (flash) OTPROM (One-Time PROM)  1 回だけプログラムできる(アンチ・ヒューズ) EPROM (Erasable PROM)  消去後,プログラムできる UV-EPROM  紫外線で消去 EEPROM (Electrically Erasable PROM)  電気的に消去 マスク ROM  工場で書き込む(書き換え不可)

ディジタル回路 ROM の原理 「制御できない状態」のスイッチを作る OFF ON/OFF ON ON/OFF

ディジタル回路 ROM の原理 OFF ON OFF ON 01 OFF ON OFF 10 NAND 型 NOR 型

ディジタル回路 EPROM 浮遊ゲート (floating gate) に電子を蓄積  電子なし: V T 低い  電子あり: V T 高い p floating gate n+n+ n+n+ ctrl gate sourcedrain p n+n+ n+n+ ctrl gate sourcedrain VTVT VTVT ドレイン電流 ゲート電圧

ディジタル回路 今日のまとめ

ディジタル回路 今日のまとめ メモリ  SRAM  DRAM  PROM

ディジタル回路 今後の予定 1/14  ディジタル回路からアーキテクチャへ  試験について 1/21  休講 1/28 (水)(補講日)  試験 10:40 ~ 11:40 (この時間) ( 13 : 10 ~ D 論審査@本郷)  事務からは「補講」と掲示