陽子・陽子衝突による TeV 領域の素粒子物理 （領域略称名：アトラス実験） 特定領域研究　：領域番号　７１６　 陽子・陽子衝突による TeV 領域の素粒子物理 （領域略称名：アトラス実験）　 研究期間：平成１１年度〜平成１６年度 近藤敬比古 高エネルギー加速器研究機構・素粒子原子核研究所（領域代表者） 小林富雄 東京大学・素粒子物理国際研究センター 武田　廣 神戸大学・理学部

LHC計画 ホスト研究所： CERN（欧州合同原子核研究機関） LHC加速器： ・加速器タイプ：陽子・陽子衝突型加速器 ・エネルギー：　７ TeV + 7 TeV ・ルミノシティ：　1034 cm-2s-1 ・加速器建設完成：　2007年夏 LHC実験装置： ・アトラス、CMS　（汎用陽子・陽子衝突実験） 　　→1 TeVのエネルギー領域おける 素粒子物理の研究 ・LHCｂ　（Bクオーク実験） ・ALICE（重イオン衝突実験）

標準模型 標準ヒッグスの質量の制限： 量子補正を通じてこれまでの実験から標準ヒッグス粒子の質量に制限がつく。黄色部分はLEP実験では除外されている。ヒッグス粒子は200GeV以下にある確率が高い。 ヒッグス粒子以外は全て存在が確認されている。標準模型には補助場としてヒッグス場の存在が必要であるが、まだヒッグス場に伴うヒッグス粒子は発見されていない。

超対称性（SUSY）粒子が 1 TeV領域に存在すれば、（重力を除く） また軽いヒッグス粒子の質量の不安定性（階層問題）が解決する。

LHC加速器 加速器トンネル周長：27km 建設完成：　２００７年夏 加速器建設コスト： ~3,000 億円 超伝導ダイポールマグネット（15m長, 8.36 Tesla）1232台のうち約120台が地下トンネルに据え付けられた(2005年10月現在）。

ATLAS Detector Diameter 25 m Barrel toroid length 26 m End-cap end-wall chamber span 46 m Overall weight 7000 Tons

地下実験場で組み立て中のアトラス測定器（2005年6月現在）

アトラス実験参加国と建設費分担（単位：百万スイスフラン） アメリカ 81.0 カナダ 15.1 ポルトガル 2.2 トルコ 0.4 CERN 60.0 オランダ 12.4 ギリシャ 1.7 モロッコ 0.3 フランス 59.4 スエーデン 10.8 チェコ共和国　1.7 べラルース 0.2 イタリア 45.0 スペイン 9.8 スロベニア 1.5 アルメニア 0.2 ドイツ 40.0 イスラエル 5.0 中国 1.0 ブラジル 0.2 イギリス 34.0 ノルウエー 4.2 ポーランド 1.0 アゼルバイジャン 0.1 日本 32.1 台湾 3.0 ルーマニア 0.6 グルジア 0.1 ロシア 26.1 デンマーク 3.3 オーストリア 0.6 スイス 18.5 オーストラリア2.5 スロバキア 0.6 合　　計 　468 MCHF

日本の研究機関の分担 (CHFはスイスフラン） 担当項目 建設費の日本% 日本の参加研究機関 TGCトリガーチェンバー 8,890 kCHF の60% 東京大、神戸大、信州大、KEK レベル１トリガー回路 3,465 kCHF の91% KEK、東京大、京都大、首都大学東京 ミューチェンバー用TDC 1,415 kCHF の100% KEK、東京農工大 シリコン半導体検出器 44,795 kCHF の15% KEK、広島大、岡山大、京都教育大、筑波大 データ収集 9,385 kCHF の16% 長崎総合科学大、KEK、大阪大、広島工大 超伝導ソレノイド 10,900 kCHF KEK オフライン解析ソフト 福井大、広島工大、KEK、 鳴門教育大、信州大、新潟大

本特定領域を推進するに当たっての方針 LHC計画に国際協力で参加し、１兆電子ボルト領域の素粒子物理の研究を推進する。→日本は集中してアトラス実験装置の建設に参加する。研究の遂行は以下の段階に分かれる： （１）１ＴｅＶ領域の物理の検討（1992年～2000年） （２）日本が担当する検出器部分の建設（1994年～2006年） 2-A：設計・開発研究・プロトタイプ製造と試験 2-B：検出器部分の製造 2-C：検査・運搬・据付・較正・試運転 （３）実験の遂行とデータの解析（2007年以降） 本特定領域科研費による支援 　　　（総額　約８億円） KEKを通じた大型特別機械設備費（総計 約27.5億円）

領域内の計画研究 研究課題名 代表者 達成度 １ ミューオントリガ−チェンバ−開発と建設 武田 廣 （神戸大学教授） 90 % ２ 武田　廣 （神戸大学教授） 90 % ２ ミューオントリガ−電子回路の開発と建設 小林富雄 （東京大学教授） 70 % ３ ミューオン飛跡測定用時間測定集積回路の開発 と建設 新井康夫 （高エネ研助手） 100 % ４ 超伝導ソレノイド磁場内でのシリコン半導体飛跡検出器の開発と建設 海野義信 （高エネ研助教授） ５ デ−タ収集と測定器シミュレーション技術の開発と建設 尼子勝哉 80 %

計画研究１：ミューオントリガ−チェンバ−開発と建設 (1/3) 計画研究１：ミューオントリガ−チェンバ−開発と建設　(1/3)　 1200台のTGCチェンバ−の大量製造に成功した。 チェンバーあたり約1000本の極細ワイヤーのハンダ付け作業 閉じ前のチェンバーの点検作業 完成したチェンバー。この後神戸大に運ばれ宇宙線検査を受ける。 チェンバータイプ 製作台数 合格率 T7 795 99.2 % T4 215 99.5 % T5 214 98.8 % SUM 1224 徹底した品質管理により高い製造合格率が得られた。 製造されたチェンバーの平面性の対数グラフ。100ミクロン以上を示したものは3%であった。

計画研究１：ミューオントリガ−チェンバ−開発と建設 (2/3) 計画研究１：ミューオントリガ−チェンバ−開発と建設　(2/3)　 (2) 宇宙線検査ステーションによるTGCチェンバーの全量検査（検出効率・時間分解能・ガスリークなど）に成功した。 宇宙線を使ったチェンバー検査 ステーション（神戸大学） 検出効率マップの例。白色が効率100%。 不感部分は支持仕切板とボタン型柱。 検出効率の分布。95%以下のものは2162枚中3枚だった。 1195枚中の1176枚分が合格し（98.4%）CERNに運搬された。

計画研究１：ミューオントリガ−チェンバ−開発と建設 (3/3) 計画研究１：ミューオントリガ−チェンバ−開発と建設　(3/3)　 (3) 全ての検査済みTGCチェンバーをCERN輸送し、現地での調整と組立作業を開始した。 神戸大からスイスに海上輸送した。 CERNでHV testなどを行う。 CERNの地上実験場でTGCチェンバー をフレームに据付ける作業。

計画研究２：ミューオントリガー電子回路の開発と建設 40万チャンネル分のASD電子回路の量産と検査に成功した。 端部ミューオンシステムのレベル１トリガー回路システムの建設は最終段階で継続中。 ASD チップを４個載せた回路 ボード。40万チャンネル分を 製造し中国で検査した。 ４種類の特殊集積回路は 大学院生が設計し成功した。 これらのうち、最も複雑なSLB-ASICのデバッグに時間がかかり1年以上遅れた。 2003年プロトタイプ回路を CERNでビームテストし 基本性能を確認した。

計画研究３：ミューオン飛跡測定用時間測定集積回路の開発と建設 計画研究３：ミューオン飛跡測定用時間測定集積回路の開発と建設 　 TDC (時間差デジタル変換) 電子回路の設計・試作・量産（４４万チャンネル分）に成功した。 24ch TDCチップ AMT3 （ゲート数は約40万） 時間測定精度はRMSで 300 psecが得られた。 AMT3チップを組込んだミューオン検出器は地下実験場に据付進行中。 ガンマー線・陽子に対する耐放射線テスト（total dose, single upset）も合格した。

計画研究４：超伝導ソレノイド磁場内でのシリコン半導体飛跡検出器の開発と建設 (1/2) 計画研究４：超伝導ソレノイド磁場内でのシリコン半導体飛跡検出器の開発と建設　(1/2) 　 (1) 超伝導ソレノイドを設計・製造・試験運転・組込みに成功した。 東芝で製作中のソレノイド 2000.12:運転電流の110%の8400Aの性能を確認。 2004.2：CERNでLArカロリメターとの 共通クライオスタットに据付成功した。 2004.10：地上での試運転成功後 地下実験場に搬入された。

計画研究４：超伝導ソレノイド磁場内でのシリコン半導体飛跡検出器の開発と建設 (2/2) 計画研究４：超伝導ソレノイド磁場内でのシリコン半導体飛跡検出器の開発と建設 (2/2)　 (2) シリコン半導体センサーとモジュール980台の量産を完成した。 (3) モジュール設置用特殊ロボットの設計と製造を完成した。 モジュールの組立精度は～2μmを達成できた。 日本はハイブリッド回路を全数供給し 約1000台のモジュールを組立てた。 日本が設計・製造した自動ロボット（黄丸） で2200台のモジュールマウントが出来た。

計画研究５ デ−タ収集と測定器シミュレーション技術の開発と建設 オブジェクト指向シミュレーションツールGeant4の完成。 LHC用計算機環境の開発・整備を進めた。 LHCにおける14TeVの重心系エネルギーでの陽子・陽子衝突の素粒子物理の検討 日本とCERNが中心となって開発した物質中の素粒子の振舞いをシミュレートする Geant4が完成し、全てのLHC実験はじめ世界中で使われている。宇宙・医学への応用も進んでいる。 東大ではCPUファームを導入し、グリッドを用いてデータ解析を世界的に分散して行なう開発を推進している。 ヒッグス粒子などの発見プロセスのシミュレーションを行なっている。図はH→γγの崩壊過程のシレーションで日本の大学院生による。

達成度について 1/2 （説明資料 p.11） 計画研究 1 : 90 % 計画研究　1　:　90 % ・約1100台のTGCを製作し------------------- 終了 ・神戸大で宇宙線検査後にCERNへ輸送し------ 終了 ・アトラス測定器への据付・調整・試運転を行う--- 進行中 計画研究　２　:　70 % ・ASD電子回路の量産と検査------------------ 終了 ・電子回路の試作・試験・最終設計------------- 終了 ・フルシステムテストを行う-------------------- 終了 ・量産を終える------------------------------ 進行中 ・チェンバーへ取り付ける--------------------- 準備中

達成度について 2/2 （説明資料 p.12） 計画研究 ３ : 100 % 計画研究　３　:　100 % ・TDC LSIの開発と量産を行う--------------- 終了 ・放射線耐性を確認する-------------------- 終了 計画研究　４　:　100 % ・690モジュールの製造と検査--------------- 980台終了 ・円筒シリンダーの開発・建設-------（代）ロボット建設終了 ・超伝導ソレノイドの開発・建設----------------- 終了 計画研究　５　:　80 % ・イベントビルダーを開発------------------ 終了 ・シミュレーションプログラムの開発------　Ｇｅａｎｔ４は終了 ・データ解析プログラムの開発--------------- 進行中

領域研究（アトラス実験） ⑤ 研究成果の取りまとめ状況→平成17年度中に行なう予定。 ⑥ ホームページ 領域科研費（アトラス実験）HP ⑤　研究成果の取りまとめ状況→平成17年度中に行なう予定。 ⑥　ホームページ 領域科研費（アトラス実験）HP アトラス日本グループHP http://atlas.kek.jp/ http://atlas.kek.jp/public/kakenhi/

領域研究（アトラス実験） ⑦ 総括班評価者による評価 ⑧ 研究領域の問題点と対応措置 ⑨ 当該学問分野および関連分野への貢献度 ⑦　総括班評価者による評価 ・評価者による領域全体の評価作業を積極的に進めなかった（反省点）。 ・年に３回のペースで全体グループ会合を行っている ・アトラス国際チームの監視とレビューの下に置かれてきた。 ⑧　研究領域の問題点と対応措置 ・装置建設に約１０年、実験の運転・データ解析に１５年以上が必要　→　継続した長期の研究領域の確立が望ましい。 ・直接建設費（物件費）はKEKを通じた特別予算でカバーし、間接経費（旅費・設計・試作・ビームテスト・試運転・運搬など）を本研究領域でカバーした。この経費負担の住み分けは非常にうまく機能した。 ⑨　当該学問分野および関連分野への貢献度 LHC計画は素粒子物理学分野では全世界から注目を集めている。標準模型の最終的な実証とそれを超える物理への手がかりの発見が期待されている。宇宙の初期状態のより深い理解へとつながる。

Backup slides

40万チャンネル分のASD電子回路の量産と検査に成功した。 端部ミューオンシステムのレベル１トリガー回路システムの建設は最終段階で継続中。 計画研究２が遅れている主要原因 40万チャンネル分のASD電子回路の量産と検査に成功した。 端部ミューオンシステムのレベル１トリガー回路システムの建設は最終段階で継続中。 ASD チップを４個載せた回路 ボード。40万チャンネル分を 製造し中国で検査した。 ４種類の特殊集積回路は 大学院生が設計し成功した。 これらのうち、最も複雑なSLB-ASICのデバッグに時間がかかり1年以上遅れた。 2003年プロトタイプ回路を CERNでビームテストし 基本性能を確認した。

SLB ASIC 不適切な設定によって失敗しても、自己責任。 ROHM 社 0.35mm CMOS セルベースＡＳＩＣ Input ROHM 社 0.35mm CMOS セルベースＡＳＩＣ ダイサイズ: 9.86mm x 9.86mm I/O ピン数: 256 (QFP) 800Kゲート相当 ランダムロジック: 200Kゲート メモリ: 600Kゲート　(56Kbit) 各ブロックごとに、マクロセル化。 クロックのskewを最少化するため、十分な数のクロックツリーを組み込んだ。 ランダムロジックの配置配線は、　オートルータを用いた。 レイアウトや電源配線など、かなりの部分に自由度がある。 JTAG Readout Trigger 不適切な設定によって失敗しても、自己責任。

SLB ASIC 開発で遭遇した主要問題点 配線遅延ー＞でタイミング違反 自動配線ー＞過多fanout信号の生成 ~440 fanouts (PSC@Readout Block)