2005年11月2日(木) 計算機工学論A 修士1年 No,05801635 堀江準.

Slides:



Advertisements
Similar presentations
Quartus Ⅱの簡単な使い方 Combinatorial Logic (組み合わせ論理回路)( P.19 ~ 23 ) ① Implementing Boolean Expressions&Equations (ブール表現とブール式の書き方) ② Declaring Nodes (ノードの宣言)
Advertisements

論理回路 第 4 回 TkGate 実習 - 組み合わせ論理回路 38 号館 4 階 N-411 内線 5459
論理回路 第 12 回 TkGate 実習 - 順序回路 38 号館 4 階 N-411 内線 5459
計算機工学特論A 10/17  テキスト内容 1.1~1.4.
VLSI設計論第4回 アキュムレータマシンと 仮遅延シミュレーション
第12回 順序回路の解析方法 瀬戸 順序回路から,以下を導き、解析を行えるようにする タイムチャート 状態遷移関数・出力関数 状態遷移表
京都大学情報学研究科 通信情報システム専攻 湯淺研究室 M2 平石 拓
マイコン入門実践教育プロセス説明 第4システム部 ES443 塩島秀樹.
計算機システムⅡ 主記憶装置とALU,レジスタの制御
5.3 各種カウンタ 平木.
坂井 修一 東京大学 大学院 情報理工学系研究科 電子情報学専攻 東京大学 工学部 電気工学科
Handel-C基礎 および 7セグとマウスのハンドリング
Verilog HDL 12月21日(月).
テープ(メモリ)と状態で何をするか決める
4. 順序回路 五島 正裕.
Solid State Transformer (SST)
オリジナルなCPUの開発 指導教授:笠原 宏 05IE063 戸塚 雄太 05IE074 橋本 将平 05IE089 牧野 政道
FPGAを用いたMG3用 インターフェース回路の解説
ロジック回路学習ボード MLCTB-BASE 説明書 NAND 7400 NOT 7404 AND 7408 OR 7432
VLSI設計論第2回 組み合わせ回路の記述と 論理シミュレーション
4.2.2 4to1セレクタ.
第10回 Dフリップフロップ ディジタル回路で特に重要な D-FF 仕組みを理解する タイミング図を読み書きできるようにする 瀬戸
割り込み.
割り込み.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
7. 順序回路 五島 正裕.
8. 順序回路の簡単化,機能的な順序回路 五島 正裕.
専門演習Ⅰ 国際経済学部 国際産業情報学科 2年 石川 愛
計算機工学特論A 第4回 論理合成 山越研究室 増山 知東 2007年11月7日 .
ハードウェア記述言語による 論理回路設計とFPGAへの実装 2
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第6回 よく使われる組合せ回路 瀬戸 重要な組合せ回路を理解し、設計できるようにする 7セグディスプレイ用デコーダ 加算回路・減算回路
計算機工学特論A   テキスト内容 5.6.
1.コンピュータと情報処理 p.18 第1章第1節 2.コンピュータの動作のしくみ CPUと論理回路
前坂 たけし (北大院・理) 其の壱 はじめての BIOS 前坂 たけし (北大院・理)
ディジタル回路 6. 順序回路の実現 五島 正裕.
R8C/Tiny I/Oポートの仕組み.
Advanced Computer Architecture
巡回冗長検査CRC32の ハード/ソフト最適分割の検討
第6回 6/4/2011 状態遷移回路とシングルサイクルCPU設計
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第二部  回路記述編 第3章 文法概略と基本記述スタイル 3.1 文法を少々 3.1.1~3.1.3.
ディジタル回路の設計と CADによるシステム設計
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
4点FFT設計 ファイヤー和田 知久 琉球大学・工学部・情報工学科 教授
コンピュータアーキテクチャ 第 7 回.
コンピュータアーキテクチャ 第 7 回.
計算機構成 第3回 データパス:計算をするところ テキスト14‐19、29‐35
計算機構成 第4回 アキュムレータマシン テキスト第3章
VLSI設計論第3回 順序回路の記述と論理合成
R8C/Tinyマイコンの基礎.
ブレッド・ボードを用いた回路の作成 気温データ・ロガー編.
コンピュータの仕組み 〜ハードウェア〜 1E15M009-3 伊藤佳樹 1E15M035-2 柴田将馬 1E15M061-1 花岡沙紀
第11回 よく使われる順序回路 複数のFFを接続した回路を解析する際の考え方を学ぶ カウンタ回路の仕組みを理解し,設計できるようにする 瀬戸.
コンピュータアーキテクチャ 第 10 回.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
コンピュータアーキテクチャ 第 9 回.
計算機工学特論 スライド 電気電子工学専攻 修士1年 弓仲研究室 河西良介
コンピュータアーキテクチャ 第 10 回.
8. 順序回路の実現 五島 正裕.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
計算機アーキテクチャ1 (計算機構成論(再)) 第二回 命令の種類と形式
コンピュータアーキテクチャ 第 9 回.
計算機工学論A P46~P49 クロック、リセット、クロック・イネーブルのセット 状態の出力値の指定 ステート・トランジョンの指定
プログラミング演習Ⅱ 課題4第4週 画像処理 (2) 応用.
ディジタル回路 8. 機能的な順序回路 五島 正裕.
受信回路 レイアウト図 表面 TA7279P用 受信回路 レイアウト図 裏面 受光素子 受光素子 out in out
ブレッド・ボードを用いた回路の作成 気温データ・ロガー編.
2009年8月18日,新潟大学 「情報」と「ものづくり」 の実践教育3 下保敏和,佐藤亮一.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
Presentation transcript:

2005年11月2日(木) 計算機工学論A 修士1年 No,05801635 堀江準

Active-Low ロジックの実行 Active-Low信号は値がGNDのときアクティブとなる。 Active-Low信号はメモリ、周辺装置、マイクロプロセッサチップ を制御するのに有用である。

daisy.tdf daisy.tdfはデイジーチェーンアービトレーション回路のモジュールである。 このモジュールはデイジーチェーン接続で前のモジュールへのバスアクセスを要求する。 このモジュールはそれ自体と次のモジュールからチェーンでバスアクセスの要求を受け取る。 バスアクセスはそれを要求する最優先のモジュールに最優先のモジュールに承諾される。 SUBDESIGN daisy ( /local_request : INPUT; /local_grant : OUTPUT; /request_in : INPUT; % 低い優先順位からのリクエスト(入力)% /request_out : OUTPUT; % 高い優先順位へのリクエスト(出力)% /grant_in : INPUT; % 高い優先順位からの承認(入力)% /grant_out : OUTPUT; % 低い優先順位への承認(出力)% ) BEGIN DEFAULTS /local_grant = VCC; % active-low output % /request_out = VCC; % signals should default % /grant_out = VCC; % to VCC % END DEFAULTS; IF /request_in == GND # /local_request == GND THEN /request_out = GND; END IF; IF /grant_in == GND THEN IF /local_request == GND THEN /local_grant = GND; ELSIF /request_in == GND THEN /grant_out = GND; END; デフォルトVCC daisy.tdf *デイジーチェーン:複数のモジュールを数珠繋ぎに繋いでいく配線方式

優先順位の高い モジュールへの バスリクエストと 承認 優先順位の低い モジュールへの バスリクエストと 承認

双方向ピンの実行 bus_reg2.tdf X 0 Z MAX+PLUS ⅡではI/Oピンを双方向のピンとして構成することができる。  TRIの出力に接続するBIDIRポートで双方向のピンを指定できる。  同一プロジェクト中でI/OピンとTRI間の信号は他のロジックを作動させる   のに使用できる双方向の信号である。 SUBDESIGN bus_reg2 ( clk : INPUT; oe : INPUT; io : BIDIR; ) BEGIN io = TRI(DFF(io,clk, , ), oe); END; 双方向ピン IN TRI(tri-state buffer)の真理値表 IN OE OUT bus_reg2.tdf X 0 Z 1 1 1 0 0

高レベルのTDFファイル(bidir1)が低レベルTDFファイルを呼び出している。 その際、双方向ピン(io)が階層構造間を繋いでいる。 FUNCTION bus_reg2 (clk, oe) RETURNS (io); SUBDESIGN bidir1 ( clk, oe : INPUT; io[3..0] : BIDIR; ) BEGIN io0 = bus_reg2(clk, oe); io1 = bus_reg2(clk, oe); io2 = bus_reg2(clk, oe); io3 = bus_reg2(clk, oe); END; bus_reg2を呼び出し 入力 出力 4ビットの双方向ピンを宣言 bidir1.tdf 高レベルのTDFファイル(bidir1)が低レベルTDFファイルを呼び出している。 その際、双方向ピン(io)が階層構造間を繋いでいる。

レジスタは、データ値を保存してクロック信号と同期させる。 レジスタの宣言 レジスタは、データ値を保存してクロック信号と同期させる。  いったんレジスタを宣言すると、ポートを使用することによってTDFの他の ロジックに関連付けることができる。  インスタンスのポート名は以下の形式である。 <インスタンス名>.<ポート名> 8ビット入力 8ビット出力 クロック信号 Enable信号

入力 出力 クロック信号の立ち上がりに同期した出力が得られる(入力の値を 保持し、遅延した結果となっている)。  クロック信号の立ち上がりに同期した出力が得られる(入力の値を   保持し、遅延した結果となっている)。  Enable信号はhighでDFF=on、low=offとなる。今回は常にhighとした。