第8回  論理ゲートの中身と性質 論理ゲートについて,以下を理解する 内部構成 遅延時間,消費エネルギー 電圧・電流特性 瀬戸.

Slides:



Advertisements
Similar presentations
論理回路 第3回 今日の内容 前回の課題の解説 論理関数の基礎 – 論理関数とは? – 真理値表と論理式 – 基本的な論理関数.
Advertisements

論理回路 第 11 回
DATE : 11. メモリ 五島 正裕 今日の内容 メモリ  SRAM  DRAM  Flash Memory.
ディジタル回路 11. メモリ 五島 正裕 ディジタル回路 今日の内容 メモリ  SRAM  DRAM  Flash Memory.
論理回路 第 4 回 TkGate 実習 - 組み合わせ論理回路 38 号館 4 階 N-411 内線 5459
第3回 論理式と論理代数 本講義のホームページ:
11. メモリ 五島 正裕.
10. メモリ 五島 正裕.
放射線計測エレクトロニクスの信号処理の為の アナログ電子回路の基礎 第四回
第10回 電力見積もりと省電力設計 慶應義塾大学 理工学部 天野.
第2回 真理値表,基本ゲート, 組合せ回路の設計
第4章第1節カレントミラー回路 問題1 VT=0.5V、ΔOV=0.2Vとするとき、それぞれの回路の出力電圧の下限値(VOUT)を求めよ。
身のまわりで電波が使われているものは? 例   テレビ,ラジオ,携帯電話,電子レンジ・・・・・・・たくさん.
メカトロニクス 11/24 アナログ電子回路 (OPアンプの使い方) メカトロニクス 11/24.
ネットワーク情報概論 ネットワーク情報化社会を支える半導体産業 -- 技術と歴史 --
ロジック回路学習ボード MLCTB-BASE 説明書 NAND 7400 NOT 7404 AND 7408 OR 7432
集積回路 6.回路・レイアウト設計 松澤 昭 2004年 9月 2004年 9月 新大VLSI工学.
エレクトロニクスII 第13回増幅回路(2) 佐藤勝昭.
次世代半導体材料による 省エネルギーエレクトロニクス
第4回 カルノー図による組合せ回路の簡単化 瀬戸 目標 ・AND-OR二段回路の実現コスト(面積、遅延)が出せる
第10回 Dフリップフロップ ディジタル回路で特に重要な D-FF 仕組みを理解する タイミング図を読み書きできるようにする 瀬戸
電子回路Ⅰ 第2回(2008/10/6) 今日の内容 電気回路の復習 オームの法則 キルヒホッフの法則 テブナンの定理 線形素子と非線形素子
直流電圧計,直流電流計 例えば,電流Iを測定したい E R I E R A 電流計の読みが 電流 I を示すだろうか 電気電子基礎実験.
電子回路Ⅰ 第12回(2009/1/26) 整流回路、電圧安定化回路.
   電気回路について学習する。        (センサを使用した電気回路) 〇 めあて トランジスタを使った、電気回路を つくろう。
電子回路Ⅰ 第3回(2008/10/20) バイポーラトランジスタの動作原理.
第7回 フィルタとは.
ダブルテールラッチ型コンパレータと プリアンプを用いたコンパレータの 性能比較
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第6回 よく使われる組合せ回路 瀬戸 重要な組合せ回路を理解し、設計できるようにする 7セグディスプレイ用デコーダ 加算回路・減算回路
メカトロニクス 12/1 アナログ電子回路 メカトロニクス 12/1.
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
ATLAS実験 SOI Transistor TEG の測定
メカトロニクス 12/8 OPアンプ回路 メカトロニクス 12/8.
規格表のリアル 設計を行うために必須なのが規格表 規格表が読めれば、とりあえず設計はできる!
電界効果トランジスタの動特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
電界効果トランジスタの静特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
半導体.
エレクトロニクスII 第9回FET 実用エレクトロニクス: ディスプレイ(3)PDP
インターンシップ報告書 マニュアルレイアウト設計 2008/9/1 佐俣 範吉.
+電源端子 30mV 出力 30mV 出力 +入力端子 出力端子 -入力端子 入力 入力 -電源端子 -3mV 3mV -3mV 3mV
電力 P ( Power ) 単位 ワット W = J / sec
コイルのはたらき コイルの5つのはたらきについて説明.
電子回路Ⅰ 第13回(2009/01/28) 演算増幅器.
電子回路Ⅰ 第7回(2008/12/1) 小信号動作量 トランジスタ回路の接地形式.
電気回路学 Electric Circuits 情報コース4セメ開講 供給電力最大の法則 山田 博仁.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
ディジタル回路 5. ロジックの構成 五島 正裕.
電気回路の分類 一部修正しました 非線形回路 (重ね合わせの理が成り立たない) 線形回路 (重ね合わせの理が成り立つ)
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
電気電子情報第一(前期)実験 G5. ディジタル回路
3. 論理ゲート の 実現 五島 正裕.

2008インターンシップ報告書 マニュアルレイアウト設計.
電気分解の原理.
FETの等価回路 トランジスタのバイアス回路(復習)
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
第11回 よく使われる順序回路 複数のFFを接続した回路を解析する際の考え方を学ぶ カウンタ回路の仕組みを理解し,設計できるようにする 瀬戸.
RC結合増幅回路 トランジスタの高周波特性 ダーリントン接続、カレントミラー回路
エレクトロニクスII 第11回トランジスタの等価回路
電子回路Ⅰ 第5回(2008/11/10) 理想電源 トランジスタの等価回路.
論理回路 第12回
[3] 電子回路の製作 目的 OPアンプ(演算増幅器)を使用した小規模な 電子回路を製作し、その基本動作を確認する。 反転アンプ製作
電子回路Ⅰ 第12回(2008/01/24) 演算増幅器.
エレクトロニクスII 第12回増幅回路(1) 佐藤勝昭.
メカトロニクス 12/15 デジタル回路 メカトロニクス 12/15.
RC結合増幅回路 トランジスタの高周波特性 ダーリントン接続、カレントミラー回路
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
第2章 電子工学の基礎 2.1 半導体素子 2.2 電子回路 2.3 4端子網.
Presentation transcript:

第8回  論理ゲートの中身と性質 論理ゲートについて,以下を理解する 内部構成 遅延時間,消費エネルギー 電圧・電流特性 瀬戸

論理ゲートは,トランジスタで実現される 論理ゲートの回路方式 CMOS方式 TTL方式 MOSトランジスタ バイポーラトランジスタ ダイオード CMOS 低消費電力のため よく用いられる (構造も簡単) NOTゲート TTL

MOSトランジスタ - 電圧でon/off可能なスイッチ Metal (金属),Oxcide(酸化膜),Semiconductor (半導体) NMOS, PMOSの2種類 ゲートと基板の間に電界 (電圧)をかけると,ONになる  G (ゲート) 3V 金属 + - S (ソース) D (ドレイン) 酸化膜(ガラス) n型半導体 n型半導体 p型半導体 nMOS B (基板)

MOSトランジスタのまとめ (重要) 3V 0V G = 1 (H) G = 0 (L) ( ) ( ) NMOS G ON OFF PMOS G OFF ON 基板 1(3V) NMOS, PMOSを両方使う回路方式を,CMOSと呼ぶ (Complementary (相補的) MOS)

MOSトランジスタは,回路素子として表せる (重要)  抵抗 そして コンデンサ である それぞれ オン抵抗 、 ゲート容量  と呼ぶ G (ゲート) 金属板 S (ソース) D (ドレイン) ガラス n型 半導体 n型 半導体 p型半導体 B (基板)

電源: ゲート回路で省略してきたが必要なもの 電源: ゲート回路で省略してきたが必要なもの デジタル回路の動作には 電池 (直流電源) が必要 ゲートレベルの回路図では、電池の配線は省略 トランジスタレベルの回路図で出現 3V 入力 出力 x x 1 ゲートレベルの 回路図 (NOTゲート) トランジスタレベルの回路図

ディジタル回路に出てくる電圧(0, 1)(復習) 高い電圧(Hレベル)と低い電圧(Lレベル)の2つ もちろん、変化の途中で、その中間の電圧になる 高い電圧って、何ボルト? 使用する 電源 電圧のこと ICによって、異なる 5V, 3.3V, …, 1.8V (だんだん低くなっている) VDD , VCC などと書かれる 低い電圧って、何ボルト?   0 V GND (グラウンド), VSS などと書かれる 電圧 H H L L L 時間

電源線、GND線の省略記法 すべてのゲートに 書くのは大変! 上に書く VDD : 電源電圧(3V) VDD 3V 通常、省略する 水が上から下に 流れるイメージ すべてのゲートに 書くのは大変! 上に書く VDD : 電源電圧(3V) VDD 3V 通常、省略する (慣れて下さい) GND GND: 電位の基準(0V) 下に書く

CMOS NOTゲートの動作 (1) 入力=1のとき,出力=0となることを確認しよう OFF OFF 入力 3V(1) 出力 0V(0) VDD 電源回路を 省略 3V OFF OFF 入力 3V(1) 出力 0V(0) 入力 3V(1) 出力 0V(0) ON ON GND 電位の基準(0V) 電位の基準(0V)

CMOS NOTゲートの動作 (2) 入力=0のとき,出力=1となることを確認しよう 入力 入力 出力 出力 ON ON 0V(0) 電源回路を 省略 VDD 3V 入力 0V(0) 出力 3V 入力 0V(0) 出力 3V ON ON OFF OFF GND 電位の基準(0V) 電位の基準(0V)

CMOSの特徴 = 低消費エネルギー 常に一方のトランジスタ(スイッチ)が オフ 電流がゼロ ⇒ 低消費エネルギー(エコ) 入力 3V(1) 常に一方のトランジスタ(スイッチ)が オフ 電流がゼロ ⇒ 低消費エネルギー(エコ) VDD(3V) VDD(3V) 入力 3V(1) 入力 0V(0) 出力 0V(0) 出力 3V(1) ON OFF OFF ON GND(0V) GND(0V)

NOTゲート以外の論理ゲートのCMOSによる実現 VDD(3V) プルアップ(pull up) 出力をVDD(1)に引き上げる PMOSを使用(電気的な理由) プルダウン(pull down) 出力をGND(0)に引き下げる NMOSを使用(電気的な理由) プルアップとプルダウンを同時に出力と接続してはならない 出力が,3Vと0Vの間の中途半端な電圧値になる プルアップ 接続 … 入力1 … 出力f 入力n プルダウン 接続 … GND(0V)

CMOS NANDゲートの実現方法 f x y 左図の回路の真理値表 トランジスタ数は 4 個 面積はNOTゲートの 2 倍 x f y x トランジスタ数は 4 個 面積はNOTゲートの 2 倍 x プルアップ 接続 VDD(3V) f y x y プルアップ プルダウン f ON OFF 1 f x y プルダウン 接続 GND(0V)

現実のゲートでは, 伝搬遅延 が発生する x f=x ゲートGの入力xが変化してから,出力fが変化するまでに, 一瞬だけ,遅れること 現実のゲートでは, 伝搬遅延  が発生する ゲートGの入力xが変化してから,出力fが変化するまでに,  一瞬だけ,遅れること ゲートG x f=x H H 入力x 入力x L L H H 出力f 出力f L L 理想 (伝搬遅延 = 0) 現実 (伝搬遅延 ≠ 0) なぜ?

ゲートに伝搬遅延が発生する理由は? 答: 過渡( かと )現象 (RとCに起因) x f=x x f=x ゲート容量C (コンデンサ) ゲートG x f=x ゲート容量C (コンデンサ) オン抵抗R x f=x

出力fが0から,1に変化するときの遅延時間 f f f=0 ⇒ “ゲート容量が 空 ” の状態 f=1 ⇒ “ゲート容量が 満杯 ” の状態 ゲート容量を 充電  する時間がかかる VDD(3V) オン抵抗 ON 電流 f f ゲート容量 OFF GND(0V)

出力が1から,0に変化するときの遅延時間 f f=1 ⇒ “ゲート容量が 満杯 ” の状態 f=0 ⇒ “ゲート容量が 空 ” の状態 ゲート容量を 放電  する時間がかかる VDD(3V) OFF 1 電流 f ゲート容量 ON GND(0V)

ファンアウト (fanout) ゲートの 出力 に接続可能な ゲート数 のこと 現実には、ファンアウトが増えると 遅延時間が増える ゲートの 出力 に接続可能な ゲート数 のこと 現実には、ファンアウトが増えると 遅延時間が増える キャパシタンスが増えるため(ゲート容量) ファンアウト 1 扇(fan)状に 広がる ファンアウト 4

ファンイン(fanin) ゲートへ入ってくる 入力 の数 ファンインが増すとゲート面積増加 トランジスタ数が増加するため ファンイン 2 プルアップ 接続 VDD(3V) ゲートへ入ってくる 入力 の数 ファンインが増すとゲート面積増加  トランジスタ数が増加するため ファンイン 2 ファンイン 5 プルダウン 接続 GND(0V)

ジュール熱によるCMOSの消費電力 ON OFF 1 ON OFF 充放電時に、一瞬,わずかな電流が流れる ⇒ ジュール熱 が発生 ⇒ ジュール熱 が発生 VDD(3V) VDD(3V) 3億個の トランジスタ 100W(ワット) ON OFF 電流( 充電 ) 1 コンデンサC (ゲート容量) コンデンサC (ゲート容量) OFF ON 電流( 放電 ) GND(0V) GND(0V)

Texas Instrument 社データシートより TTL方式 (7404) のNOTゲート 詳細はここで理解不要 (教科書: P108-112) CMOSと異なり,TTLでは,   常に入出力に電流が流れる しかも,向きは逆転する 電流の向き 出力Y H: 流出 L: 吸い込み 入力A H: 吸い込み L: 流出 流出 入力A 流出 出力Y 吸い込み 吸い込み Texas Instrument 社データシートより

TTLゲートの電流特性と,ファンアウトの計算 項目 電流値 備考 Hレベル入力電流 IIH 20μA 入力Hのとき吸い込む最大電流 Lレベル入力電流 IIL -0.4mA 入力Lのとき流出する最大電流 Hレベル出力電流 IOH 出力Hのとき流出できる最大電流 Lレベル出力電流 IOL 8mA 出力Lのとき吸い込める最大電流 1(H)のとき、最大 H IOH 0.4mA = = 20個 IIH =20μA IOH =0.4mA IIH 20μA 0(H)のとき、最大 L IOL 8mA = = 20個 IIL=-0.4mA IOL=8mA IIL 0.4mA 結局このTTLゲートは、ファンアウト20まで付けられる ( ドライブ  (駆動)できる)

論理ゲートの直流入出力電圧特性 Vout 5 VOH VOL Vin VIL Vt VIH 5 Hレベル入力電圧 VIH Lレベル入力電圧VIL 入力をLとして認識する場合の最大電圧 Hレベル出力電圧VOH 出力がHのときの、出力電圧の最小値 Lレベル出力電圧VOL 出力がLのときの、出力電圧の最大値 5 VOH VOL Vin VIL Vt VIH 5 入力 出力 入力 出力 5V VOH=4.9 VIH=3.5 VOH=2.7 VIH =2.0 VIL=1.5 VIL =0.8 VOL=0.4 VOL=0.1 0V TTL CMOS

まとめ 論理ゲートの2種類の実現方式: CMOS, TTL CMOSに重点を置いて説明 論理ゲートの電気的特徴 遅延時間,消費電力,電圧・電流特性