電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス

Slides:



Advertisements
Similar presentations
2005/5/25,6/1 メゾスコピック系の物理 (物理総合) 大槻東巳 (協力 : 吉田順司, 2003 年 3 月上智大学理学博士 )  目次 1 )メゾスコピック系とは 2 )舞台となる 2 次元電子系 3 )バリスティック系の物理 コンダクタンスの量子化 クーロン・ブロッケード 4 )拡散系の物理.
Advertisements

半導体デバイス工学 講義資料 第4章 バイポーラデバイス (p.68~p.79).
pn接合容量測定実験装置の製作 発表者:石田 俊介 指導者:前川 公男 教官 では、只今から前川卒研班、石田による中間発表を行います。
10. メモリ 五島 正裕.
放射線計測エレクトロニクスの信号処理の為の アナログ電子回路の基礎 第四回
名古屋工業大学 大学院工学研究科 准教授 加藤 正史
第4章第1節カレントミラー回路 問題1 VT=0.5V、ΔOV=0.2Vとするとき、それぞれの回路の出力電圧の下限値(VOUT)を求めよ。
エレクトロニクスII 第8回バイアス回路 実用エレクトロニクス:ディスプレイ(2)LCD 8
トランジスタのスパイスモデル 2011年4月20日(水曜日)
メカトロニクス 11/24 アナログ電子回路 (OPアンプの使い方) メカトロニクス 11/24.
エレクトロニクスII 第13回増幅回路(2) 佐藤勝昭.
エレクトロニクスII 第14回フィードバック 佐藤勝昭.
LDD濃度改良後のSOI-FETの 極低温環境下での異常特性の改善
確認テスト 問題 .
電子回路Ⅰ 第2回(2008/10/6) 今日の内容 電気回路の復習 オームの法則 キルヒホッフの法則 テブナンの定理 線形素子と非線形素子
電気回路学Ⅱ エネルギーインテリジェンスコース 5セメ 山田 博仁.
電子回路Ⅰ 第12回(2009/1/26) 整流回路、電圧安定化回路.
電子回路Ⅰ 第11回(2009/1/19) 電力増幅.
電子回路Ⅰ 第3回(2008/10/20) バイポーラトランジスタの動作原理.
第8回  論理ゲートの中身と性質 論理ゲートについて,以下を理解する 内部構成 遅延時間,消費エネルギー 電圧・電流特性 瀬戸.
情報電子実験Ⅰ-説明 測定器の使い方.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
メカトロニクス 12/1 アナログ電子回路 メカトロニクス 12/1.
電気回路学Ⅱ エネルギーインテリジェンスコース 5セメ 山田 博仁.
ATLAS実験 SOI Transistor TEG の測定
メカトロニクス 12/8 OPアンプ回路 メカトロニクス 12/8.
電界効果トランジスタの動特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
電界効果トランジスタの静特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
半導体.
エレクトロニクスII 第7回トランジスタの動作点 付:実用エレクトロニクス(3)CRT
エレクトロニクスII 第9回FET 実用エレクトロニクス: ディスプレイ(3)PDP
エレクトロニクスII第2回: ACアダプターを分解しよう ーダイオードと整流回路ー
+電源端子 30mV 出力 30mV 出力 +入力端子 出力端子 -入力端子 入力 入力 -電源端子 -3mV 3mV -3mV 3mV
電力 P ( Power ) 単位 ワット W = J / sec
コイルのはたらき コイルの5つのはたらきについて説明.
製造技術者のためのディジタル技術 組み込み型制御入門(2) 中京大学情報理工学部  伊藤 誠.
電子回路Ⅰ 第13回(2009/01/28) 演算増幅器.
電子回路Ⅰ 第7回(2008/12/1) 小信号動作量 トランジスタ回路の接地形式.
半導体デバイスの基本構成要素 pn junction diode
エレクトロニクスII第6回 佐藤勝昭.
電子回路Ⅰ 第10回(2009/1/5) 発振回路.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
ディジタル回路 5. ロジックの構成 五島 正裕.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
3. 論理ゲート の 実現 五島 正裕.

電気回路学Ⅱ コミュニケーションネットワークコース 5セメ 山田 博仁.
等価電源の定理とは 複数の電源を含む回路網のある一つの端子対からその回路を見た場合、その回路は、単一の電源(電圧源或いは電流源)と単一のインピーダンスまたはアドミタンスからなるシンプルな電源回路と等価と見なせる。 ただし、上記の定理が成り立つためには、回路網に含まれる全ての電源が同一周波数(位相は異なっていても良い)の電源であることと、回路が線形である(重ね合わせの理が成り立つ)ことが前提となる。
等価電源の定理とは 複数の電源を含む回路網のある一つの端子対からその回路を見た場合、その回路は、単一の電源(電圧源或いは電流源)と単一のインピーダンスまたはアドミタンスからなるシンプルな電源回路と等価と見なせる。 ただし、上記の定理が成り立つためには、回路網に含まれる全ての電源が同一周波数(位相は異なっていても良い)の電源であることと、回路が線形である(重ね合わせの理が成り立つ)ことが前提となる。
FETの等価回路 トランジスタのバイアス回路(復習)
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
電子回路Ⅰ 第10回(2008/1/7) 電力増幅.
電子回路Ⅰ 第8回(2007/12/03) 差動増幅器 負帰還増幅器.
RC結合増幅回路 トランジスタの高周波特性 ダーリントン接続、カレントミラー回路
電子回路Ⅰ 第9回(2008/12/15) 差動増幅器 負帰還増幅器.
エレクトロニクスII 第11回トランジスタの等価回路
エレクトロニクスII第5回 教員:佐藤勝昭.
電子回路Ⅰ 第5回(2008/11/10) 理想電源 トランジスタの等価回路.
電気回路学Ⅱ エネルギーインテリジェンスコース 5セメ 山田 博仁.
電子回路Ⅰ 第12回(2008/01/24) 演算増幅器.
エレクトロニクスII 第12回増幅回路(1) 佐藤勝昭.
RC結合増幅回路 トランジスタの高周波特性 ダーリントン接続、カレントミラー回路
電気回路学Ⅱ 通信工学コース 5セメ 山田 博仁.
線路上での電圧、電流 Ix I0 添え字は、線路上での位置を表わす ZL γ, Z0 Vx V0 x x = 0
圧電素子を用いた 高エネルギー素粒子実験用小型電源の開発
電気回路学Ⅱ 通信工学コース 5セメ 山田 博仁.
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
電気回路学Ⅱ コミュニケーションネットワークコース 5セメ 山田 博仁.
第2章 電子工学の基礎 2.1 半導体素子 2.2 電子回路 2.3 4端子網.
Presentation transcript:

電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス 電子回路Ⅰ 第3回(2007/10/29) 電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス

今日の内容 電界効果トランジスタ(FET)とは? FETの種類 接合型FETの構造 接合型FETの動作原理 MOSFETの構造 バイアス回路

バイポーラトランジスタでは、ベース電流によってコレクタ電流を制御 電界効果トランジスタとは? 電界効果トランジスタ(Field Effect Transistor) 電界によってキャリア(電子、正孔)の流れる経路を変化させて、電流量を制御する素子 原理的には電界(=電圧)のみ印加 バイポーラトランジスタでは、ベース電流によってコレクタ電流を制御

FETの種類 接合型FET キャリアの移動する経路の幅を変化させて、電流を制御 キャリアの密度を変化させて、電流を制御 集積回路、メモリなどで頻繁に利用されている どちらのタイプでもエンハンスメント型とデプレーション型がある

接合型FETの構造(nチャネル) ゲート ソース ドレイン

pn接合(前回の資料より) 接合直前 接合後 接合直後 アクセプタイオン ドナーイオン p n 空乏層 (空間電荷層) 電位 拡散によりキャリアが移動する 位置

pn接合に逆バイアスを印加 p n 空乏層 (空間電荷層) バイアスを印加することにより、キャリアの存在できない領域を制御できる 電位 位置

接合型FETの動作原理 ゲート電圧(VGS)によってチャネル幅を制御 VGSは逆バイアスなので、ゲート-ソース間に電流は流れない ゲート ドレイン ソース

MOSFETの構造(nチャネル) MOS ・・・ Metal – Oxide - Semiconductor

ゲート電圧とチャネル VG<0 蓄積モード 0<VG<VT 空乏モード VG>VT 反転モード VTのTはthresholdの頭文字 VG<0 蓄積モード 0<VG<VT 空乏モード VG>VT 反転モード

MOSFETの動作原理 ゲート電圧(VGS)によってキャリア密度を制御 酸化膜(絶縁)があるので、ゲート-ソース間に電流は流れない

nチャネルとpチャネル キャリアは電子 キャリアは正孔 電流の担い手は電子または正孔 ・・・ ユニポーラトランジスタ

エンハンスメント型とデプレーション型 VGS増加でID増加 VGS増加でID減少

nチャネル、pチャネル、エンハンスメント型、デプレーション型

VGSとIDの関係は 入力と出力の関係はどのように定義するか? バイポーラトランジスタでは a,b:電流増幅率 FETでは C B RL IE 入力 IB 出力 IC VCE VBE バイポーラトランジスタでは a,b:電流増幅率 FETでは gm :相互コンダクタンス 傾き=gm

FETの回路記号 教科書の記号は古い 現在は○なし G2はSと同電位にすることが多い FET バイポーラTr ゲート ベース ゲート ベース ソース エミッタ ドレイン コレクタ

FETの基本的なバイアス回路 ゲートには逆バイアスを印加 ゲート電流は流れない ドレイン電流IDは次式で近似できる IDSS:VGS=0におけるドレイン電流 VP:ピンチオフ電圧 n=1.5~2

バイアス回路 なぜバイアス回路が必要か? 微小信号iBを入力したとき、VBEに重畳して増幅する IBは交流信号(であることが多い) トランジスタ、FETは負の電流は流せない 直流に交流を重畳して増幅 出力iCRC 入力iB

入力と出力の関係 (ダイオードの場合) 出力 入力

動作点の決め方 右の回路でどのようにR1を決めるか? 使用するトランジスタの特性表を参照 出力の仕様(電力)によって抵抗RCと電源でVCCが決まる 負荷線の式 使用したい中心のICの値を決める 動作点

FETのバイアス回路(2電源の場合) (nチャネル、デプレーション型) ゲート電流は流れない(IG=0)ので、 RGの値は任意 負荷線

FETのバイアス回路(1電源の場合) (nチャネル、デプレーション型) ゲートバイアス用抵抗

FETのバイアス回路 (nチャネル、エンハンスメント型) R1とR2の比でゲート電圧を決める

FETのバイアス回路 (デプレーション、エンハンスメント) RSを入れると + + - - RS、 R1、 R2の選び方によって、 VGSは+にもーにもできる

例題 右図において、IDSS=10mA、VP=-0.80V、n=2.0のJFETをID=2.0mA、VDS=5.0Vで動作させたい。このときの回路定数(RD、RS)を求めよ。但しVG=2.0Vとする。 RD VDS 12V VGS VG RS