レイアウトアウトライン TM2005/5/25 4層(500μ)200mmSQ.

Slides:



Advertisements
Similar presentations
宮崎大学でのほぼ完全自作の Micromegas 製作の試み - 失敗作の話 - 宮崎大学工学部材料物理工学科 松田達郎、池本尚之、末武智希 1.過去にうまく動作した Micromegas について 2.ちょっと新しい Micromegas のアイディアとそ の動機 3.その結果と教訓 4.さらに悪あがき.
Advertisements

Belle 実験次期 SVD 用読み出しチップを 用いた半導体検出器の検出効率の研究 山中卓研究室 M 1 梶原 俊.
Report of recent DSSD status R. Kiuchi (SNU) 2012/10/20 E07
Superconductor corps. Sou Machikawa Hiroki Iwasaki Shooter Yufune 2003/11/22.
非対称レイアウトを用いた 60GHz 帯低 LO リーク アップコンバージョンミキサ ○ 佐藤 慎司, 津久井 裕基, 岡田 健一, 松澤 昭 東京工業大学大学院理工学研究科 2012/3/20.
CsIシンチレータと マルチアノードPMTを用いた 硬X線撮像装置の性能測定
BT meeting (第3回) ‘04/May/11 N.Iida
発表内容 研究背景・目的 伝送線路の構造 伝送線路間カップリングシミュレーション - 1段増幅器シミュレーション
SOIピクセル検出器用 Digital Libraryの開発
京都大学理学研究科高エネルギー研究室 修士一年 田口 誠
発表内容 研究背景 Txリークの概念 測定・シミュレーションの方法 測定結果・誤差解析 Txリークの主な原因を特定 まとめ
東京大学におけるマルチグリッド型MSGCとASICエレクトロニクス開発
素粒子実験に用いるガス検出器の原理と動作
X線モニター用ディテクター読み出し回路 フラナガン.
Solid State Transformer (SST)
CsI光電面と GEMを用いたガスチェレンコフ検出器
GEMを使った検出器  高エネルギー研究室  山本 たくや  2006年2月21日(火)晴れ .
ロジック回路学習ボード MLCTB-BASE 説明書 NAND 7400 NOT 7404 AND 7408 OR 7432
ILC実験のための TPCプロトタイプの研究Ⅱ
集積回路 6.回路・レイアウト設計 松澤 昭 2004年 9月 2004年 9月 新大VLSI工学.
MPGDの開発 (Micro Pattern Gas Detector) 2次元読出し回路基板の進捗
Irradiated Polarized Target
MPGD GEM特性 測定結果 2005年10月 4日 内田 智久.
Tohoku University Kyo Tsukada
SuperKEKBに向けた電子・陽電子入射器Linac用ビーム位置モニターの読み出しシステム開発
CsIシンチレータとMAPMT ヘッドアンプユニットを用いた 動作実験
Second RF-Gun beamline
ガス増幅検出器読み出し用フロントエンド ASIC
宇宙線及びβ線源によるSilicon Microstrip Detectorの 動作検査
PHENIXシリコンピクセル検出器ラダーの組み立て
報告 東京大学 ICEPP 森研 M2 金子大輔.
第8回  論理ゲートの中身と性質 論理ゲートについて,以下を理解する 内部構成 遅延時間,消費エネルギー 電圧・電流特性 瀬戸.
SOI技術を用いた pixel検出器の開発(1)
μPIC の高ゲイン化 ー高エネルギー実験への応用ー
ワイドダイナミックレンジアンプの開発 1. 研究の背景 0.5μmCMOSプロセスによる ASIC開発 0.25μmCMOSプロセスによる
Micro Pixel Chamberにおける 電子ドリフトおよびガス増幅の シミュレーション
村上武、仲吉一男、関本美智子、田中真伸、
T2Kmeeting 2015/02/24 栁田 沙緒里.
測定結果(9月) 2005年10月7日.
光センサーGの報告(2006/10/24) HPK 100pixel,400pixelの特性評価(京都)
受信回路 レイアウト図 表面 TA7267BP用 受信回路 レイアウト図 裏面 受光素子 受光素子 out in out
ITO & OCA Laminating System
高速ピクセル検出器用超高速信号処理システム (FPIX)
ておく.
TA7291P用 第1案 受信回路 レイアウト図 表面 受信回路 レイアウト図 裏面 受光素子 受光素子 out in
並列化DC/DCコンバータ Current Sharing: 低電圧-高電流(3V-50A) [z]
ワイヤーチェンバー製作(実習) 田中秀治(KEK).
3次元位置感応型ガンマ線検出器と それに必要なデバイス
IF 整合回路 JEM/SMILES 用 640 GHz SIS ミクサの開発 LOAD IF-circuit
製造方法 1)ストリップライン基板と回路基板の分離 ・ワイヤーボンディングが1000本多い ・50μ基板と500μが別々に作れる→交換可能
WDAMP: Wide Dynamic range Amplifier ASIC 開発
送信回路 レイアウト図 表面 7805 赤外線LED 青色:ソケット 赤色:基板の裏側 黒色:基板の表側 青破線:ビニールケーブル in
J-PARC E16実験のためのGEM Tracker開発
ALICE work at CERN Kenta Mizoguchi, Hisayuki Torii, Yusuke Okada
144chマルチアノードHAPDの 開発研究 イントロダクション 光検出器への要求 HAPDの動作原理 144chマルチアノードHAPDの仕様 性能測定方法 多チャンネル同時読み出しシステム まとめ 今後 名古屋大学理学研究科   馬塚優里.
TPC位置分解能の磁場依存性 登壇者 中村圭一 所属:農工大、佐賀大A、DESYB、近大C、広大VBLD、KEKE、筑波大F、
PP BCD TT2+1 25/100/FM 雷サージ保護 PP BCD TT (2+1回路)     PP BCD TT2+1 25/100 (/FM) (続流制限形)   連結2極式サージ保護デバイス 保護カテゴリー  BCD TT2+1電源系統における等電位ボンディング用.
MPGDの開発 (Micro Pattern Gas Detector)
SEABAS2 ver3現状 16ch 12bit 40MHz ADC 、Giga-bit Ethernet
ATLAS SCT モジュール 性能評価 留田洋二 (岡山大学自然科学研究科) 岡山大,京都教育大A,高エ研B, 筑波大C,広島大D
PP BCD TT1 25/100 雷サージ保護 PP BCD TT (3+1回路)     PP BCD TT 25/100 (/FM)
AIRT40+TONIC2 for JARE53/54 Winter-over Observation 新光学系 備忘録
MPPC Trigger 組み立て図 アルミ MPPC固定 シンチ 50x50x4mm 黒アクリルB 貫通穴 他との連結用 黒アクリルA
中性子(構造解析) 1点1点の位置情報に加えて時間情報が必要 時間  中性子のエネルギー X線との違い。単なる画素ではダメ。 GEM向き.
Simulation study for drift region
アトラス端部ミューオントリガー系:ATLAS Endcap Muon Trigger System
PP BCD TT1+1 25/50 雷サージ保護 PP BCD TT     PP BCD TT1+1 25/50 (/FM) (続流制限形)  
ケース 前面 裏面
PIC16F88を使った 周波数カウンタ 2007年12月15日 北裏@日暮里
受信回路 レイアウト図 表面 TA7279P用 受信回路 レイアウト図 裏面 受光素子 受光素子 out in out
Presentation transcript:

レイアウトアウトライン TM2005/5/25 4層(500μ)200mmSQ. ボンディング効率から半分の64ch/chipとする  4個のVA1使用すると、合計256chある GEM Spacer hole 3.2Φx4   (117x117) 250本のストリップライン VA1x8 チップ抵抗,  コンデンサー エリア; 6.25mm2x4   =25mm2 ストリップピッチ;   400μ ストリップ幅     表面;80μ     裏面;340μ   カプトン厚        50μ AC Couple? 100mmSQ. 4mm 2層 (50μ) 110mmSQ. 30mm

レイアウト 拡大 Ideas VA1 100mmSQ. 80μ 320μ 表面拡大 340μ 60μ 裏面 TM2005/5/25 拡大 Ideas VA1 128ch 6.12x4.04mm t;0.6mm 50x90μ Pad size 100mmSQ. 150μx3mmPads 80μ 320μ 表面拡大 340μ 60μ 3mm 裏面

スルーホール詳細 VA1 side Bonding wire(25μAu) Teadrop 0.5mmSQ. Pad 0.3Φスルーホール TM2005/5/25 VA1 side Bonding wire(25μAu) 150μx3mmPads Teadrop 0.5mmSQ. Pad 0.3Φスルーホール 千鳥 180μ線幅 スルーホール詳細 340μ 60μ

TM2005/5/25 80μ線幅 表面 6本はGNDに 340μ線幅 100mmSQ. 接続パッド GEM接続パッド 裏面

Ideas VA1 Die size;6.12mm x 4.04mm thickness;600μ TM2005/5/25 Ideas VA1 Die size;6.12mm x 4.04mm thickness;600μ Input bonding pads;pad size;50μx90μ pad pitch;91.2μ  Output and power bonding pads;pad size;90μx90μ pad pitch;200μ Radiatin hardness;1Mrad Power rails;Vdd=2V ,Vss=‐2V Gain;12.5mV/fC nominal with differential outputs each driving 500Ω Current gain is about 10μA/fC. The gain depends on setting paramet- ers like VFS,Sha-bias etc.  問題点                                       1)ベアチップと基板のワイヤーボンディング後のワイヤー保護   2)基板等の反りによるワイヤーへのストレス              3)量産時での対応 オプテカルセメント(belle;坪山氏)アラルダイト系

VA1 Power,Control,DAQ etc. TM2005/5/25 VA1 Power,Control,DAQ etc. -Vdd;2V Vss;-2V Power dissipation;68~177mW→544~1416mW DC‐DC Converter; LT1963 , LM2991(1.5A,1A) -External power tab? -DAQ board(KEK-VME6U) -Analogue-OUT(1kΩ/1kΩ termination) ; I to V

ADC -CS ADC;camac,16CH RPC022 -V792(CAEN);vme,32ch,400pc,12bit Gain;100fC/count -CS ADC;vme,16CH RPV170,-1000pc,12bit