動的な内部初期化機構による 低消費電力超伝導単一磁束量子回路の 高速化 Bグループ　　山梨研究室　 14GD147 堤　隆太

研究背景 半導体集積回路（CMOS回路） ・ 集積加工技術の物理的限界 ・ 消費電力の増加 ・・・集積化や大規模化に問題 　 ・　集積加工技術の物理的限界 　・　消費電力の増加 ・・・集積化や大規模化に問題 超伝導単一磁束量子回路（SFQ回路） 　　・ 高速動作（数十 GHz） 　　・ 低消費電力（CMOS回路に比べ3, 4桁低い） 　　・ 回路冷却の必要 消費電力、発熱、冷却コスト SFQ回路のさらなる低消費電力化

SFQ回路の動作原理 Josephson伝送路(JTL) 磁束量子を伝搬する回路 スイッチング素子 Josephson接合(JJ) Bias current スイッチ時に生じる 電圧パルス J1 J2 J3 J4 磁束量子:

SFQ回路の消費電力 消費電力 PS : PD = 98 : 2 静的消費電力: PS 動的消費電力: PD PS = IbVb (20 GHz動作時) JTLの等価回路図 Vb Rb PS = IbVb In Out PD = IcfF0 Josephson接合

研究されている低消費電力SFQ回路 直流バイアス 交流バイアス LRバイアス（非同期）[1] eRSFQ / eSFQ（同期）[2] 　AQFP（同期）[3] 　RQL（同期）[4] 高速動作性と非同期式動作を重視 LRバイアス方法に着目 [1] Yamanashi et al., IEEE TAS 17, (2007) 150. [2] I. V. Vernik et al., Supercond. Sci. Technol., 27, (2014) 044030. [3] N. Takeuchi et al., Supercond. Sci. Technol., 26, (2013) 035010. [4] Q. P. Herr et al., J. Appl. Phys., 109, (2011) 103903.

LRバイアス回路 LRバイアスJTL □バイアス抵抗Rbを小さく設定 消費電力が1/10-1/100 □バイアスインダクタLbを挿入 □時定数による周波数制限 Small 消費電力が1/10-1/100 Large 電流減少を抑制

LRバイアス回路の動作周波数の制限 tLR IRb Bias current Small Large Rb = 0.48 W, Lb = 10 pH, Vb = 0.14 mV. 時定数 T : データ入力間隔

研究目的 LRバイアス回路の高速化 ・ 動的な内部初期化機構による動作速度改善 LRバイアス回路 ・　動的な内部初期化機構による動作速度改善 LRバイアス回路 ・　従来回路の1/10-1/100の消費電力 ・　時定数による動作速度制限

提案する動的な内部初期化機構を持つ LRバイアス回路 LRバイアスJTL

動作原理 Bias current

動作原理 Bias current

動作原理 Switch Bias current

動作原理 Bias current

内部初期化機構による電流の初期化 バイアス電流を動的に初期化 Bias current Switching of Jloop Lb = 10 pH, Rb = 0.33 W, Rloop = 0.42 W, Radd = 0.05 W, Jloop = 50 mA, Vb = 0.125 mV バイアス電流を動的に初期化

バイアス電流初期化の様子の比較 42 ps 36 ps リカバリー時間 90%まで回復する時間 LRバイアス法 （Vb = 0.14 mV） 内部初期化 機構を持つ LRバイアス法 36 ps （Vb = 0.125 mV）

Static power consumption per stage [nW] リカバリー時間の比較 LR-biased Recovery time [ps] New approach Static power consumption per stage [nW] 低消費電力性を保ちつつ 従来のLRバイアス回路と比べて10%以上短縮

提案方法を用いた10段JTLの設計 □ チップ写真(１段) □ 等価回路図(１段) Rb Rloop Radd Jloop In Out 40 mm

測定環境 データジェネレータ 電源 オシロスコープ 液体ヘリウム缶 測定プローブ

提案方法を用いた10段JTLの高速測定波形 □ 測定波形 低速・高速測定で正常動作を確認 Hf_data_trig “1 1 1 1” Read-out clk Clk_in Clk_out 20 mV Data_out 200 ms “1 1 1 1” 低速・高速測定で正常動作を確認

提案方法を用いた10段JTLの測定結果 低速・高速測定で 正常動作を確認 動作余裕度±29.4%(Sim ±55%) 動作余裕度の周波数依存性 Measurement Simulation 低速・高速測定で 正常動作を確認 　動作余裕度±29.4%(Sim ±55%) 　最高動作周波数 70.4 GHz

内部初期化機構の論理回路へ応用 □ シフトレジスタ(Shift register: SR) データの格納・読み出し 　　　データの格納・読み出し 1.0 Clk_in 0.5 1-bitSRの等価回路図 1.0 Clk_out 0.5 Clk_in Clk_out Voltage [mV] 1.0 Data_in 0.5 Data_out Data_in 1.0 Data_out 0.5 100 200 300 400 500 Time [ps]

提案方法を用いた8-bitSRの設計 □ 各バイアス部を内部初期化機構を持つLRバイアスに 8-bitSRを構成 Clk_in Clk_out Data_in Data_out 8-bitSRを構成

提案方法を用いた8-bitSRの 動作余裕度の周波数依存性 □ シミュレーション結果 New approach LR-biased 34.5GHz 52.6GHz 消費電力は同等に設定 最高動作周波数を50%以上改善

提案方法を用いた8-bitSRのチップ写真 8-bit clock generator Hf_CG_trig Lf_clk_in Clk_out Data_in Data_out 8-bit SR for input 8-bit SR for output 8-bit SR using new approach 2.0 mm

提案方法を用いたLRバイアス 8-bitSRの高速測定波形 Read-out clk Lf_clk_in “1 1 0 1 0 1 1 0” Data_in Hf_CG_trig Data_out 20 mV 100 ms “11010110” 低速・高速測定で正常動作を確認

提案方法を用いた8-bitSRの測定結果 正常動作 低速動作余裕度 ±11%(Sim ± 29%) 最高動作周波数 12.3GHz 動作余裕度の周波数依存性 Measurement Simulation 正常動作　低速動作余裕度 ±11%(Sim ± 29%) 最高動作周波数 12.3GHz

まとめ LRバイアス回路に動的な内部初期化機構を追加 □ シミュレーション ・ 低消費電力性を保ちながらリカバリータイム10%削減 □　シミュレーション 　　・　低消費電力性を保ちながらリカバリータイム10%削減 　　・　最高動作周波数を50%改善 □　設計と測定 　　・　動的な内部初期化機構を持つJTLと8-bitSRを設計 　　・　低速高速両テストで正常動作を確認

発表業績 国内会議（4件） 堤隆太, 山梨裕希, 吉川信行, “直流磁束バイアスによるゼロ静的消費電力 　SFQ回路の評価と測定,”応用物理学会学術講演会, 青山学院大学, 2014年3月. 　堤隆太, 吉川信行, 山梨裕希, “直流磁束バイアスJTLにおけるdcSQUIDの 　Josephson接合アンシャント化時の評価と測定” 応用物理学会秋季学術 　講演会, 北海道大学, 2014年9月. 堤隆太, 山梨裕希, 吉川信行, “動的な内部リセット機構によるLRバイアス低電力 　単一磁束量子回路の高速化,”応用物理学会関係連合講演会, 東京, 2015年3月. 　堤隆太, 山梨裕希, 吉川信行, “動的な内部リセット機構を持つLRバイアス方法を用いた 　ジョセフソン伝送路とシフトレジスタの評価” 電子情報通信学会超伝導エレクトロニクス 　研究会, 横浜国立大学, 2015年8月.

発表業績 国際会議（2件） R. Tsutsumi, K. Sato, Y. Yamanashi, and N. Yoshikawa, “Improvement of 　Operation Speed of LR-Biased Low-Power Single Flux Quantum Circuits 　by Introduction of Dynamic Resetting of Bias Currents,” 15th International 　Superconductive Electronics Conference (ISEC), Nagoya, Japan, Jul. 2015. R. Tsutsumi, Y. Yamanashi, and N. Yoshikawa, “Design and Measurement of 　Zero-Static-Power SFQ Circuit Using Dc Magnetic Flux Biasing,” Superconducting SFQ VLSI Workshop (SSV) 2014 for Young Scientists, Nagoya, Japan, Mar. 2014.

付録

背景 半導体を用いたスーパーコンピュータ 天河二号（Tianhe-2）[1] ・ 演算能力 - 34 PFLPS ・　消費電力 - 17 MW ”天河二号” エクサスケールコンピュータ [1] “TOP 10 Sites for June 2015”. TOP500 Supercomputer Sites. http://www.top500.org, (2015-01-14) ・　消費電力 - 100-200 MW[2] 横浜市火力発電所の発電基1つ - 175 MW[3] [2] D. S. Holmes et al., IEEE TAS 23, (2013) 1701610. [3] “火力発電所”. 東京電力. http://www.tepco.co.jp/index-j.html, (2015-01-14)

提案方法を用いた10段JTLのチップ写真 10-stage LR-biased JTL using dynamic resetting mechanism Hf_CG_trig Data_in Clk_in Clk_out Data_out 4-bit CG 4-bit SR 1.5 mm

提案方法を用いた10段JTLの高速測定波形 □ 測定波形 低速・高速測定で正常動作を確認 Hf_data_trig “1 1 1 1” Read-out clk Clk_in Clk_out 20 mV Data_out 200 ms “1 1 1 1” 低速・高速測定で正常動作を確認

リカバリータイムのバイアス電圧依存性 等電圧条件下 従来のLRバイアス回路から20%以上削減

消費電力の比較 □ 動的な内部初期化機構による消費電力の増大 37.8 nW（@Vb = 0.125mV） □　動的な内部初期化機構による消費電力の増大 0.42 W 37.8 nW（@Vb = 0.125mV） 43.0 nW（@Vb = 0.125mV） 13.5 %の増大

消費電力を同等に □ 動的な内部初期化機構による消費電力の増大 37.8 nW（@Vb = 0.125mV） □　動的な内部初期化機構による消費電力の増大 0.42 W 0.48 W 37.8 nW（@Vb = 0.125mV） 43.0 nW（@Vb = 0.125mV） 43.0 nW（@Vb = 0.14mV）

研究されている低消費電力SFQ回路 LRバイアス回路 eSFQ回路 RQL回路 静的消費電力 ０ ０ 動作周波数 動作 既存回路への応用 （従来回路の） × 0.1-0.01 静的消費電力 ０　　　　　　　　　　　　０ 動作周波数 2層交流を使用 同期式 直流電流 同期式 直流電流 非同期式 動作 既存回路への応用 専用ゲートの設計 専用ゲートの設計 そのまま使用可

提案方法を用いた8-bitSRの 動作余裕度の周波数依存性（正常動作のみ） □ シミュレーション結果 LR-biased 34.5GHz 52.6GHz New approach 消費電力は同等に設定 最高動作周波数を50%以上改善