低インピーダンス伝送線路を用いたミリ波帯VCOの低雑音化の検討 2008/7/14 低インピーダンス伝送線路を用いたミリ波帯VCOの低雑音化の検討 ○野見山 陽*,チャイヴィパース ウィン**, 　 岡田 健一**,松澤 昭** *東京工業大学工学部電気電子工学科 **東京工業大学大学院理工学研究科 2008/9/19

内容 背景 位相雑音 伝送線路 スローウェーブ構造 TL-VCO まとめ まず、内容としまして、何故この研究を行ったかという研究背景を説明させていただき、その後、位相雑音、伝送線路、スローウェーブ構造について行ったシミュレーションについて述べさせていただき、最後に発表内容についてまとめさせていただきます。

背景 無免許で使用する事が可能なため、60GHz帯の高速無線通信が注目されている。 IEEE802.15.3cで規格されている6Gbpsの高速無線通信で16QAM変調を用いる。 位相雑音は要求を満たしていない [1] 近年、60GHz帯の周波数領域を用いた高速無線通信が検討されています。60GHz帯の周波数領域は無免許で使え、また、干渉が少ないため近距離の高速無線通信に適しているためです。IEEE802.15.3cで規格されている6Gbps無線伝送では16QAM変調を用います。16QAM変調などの多値変調はシンボルが誤りやすく位相雑音が問題となります。このグラフが表しているとおり、位相雑音が小さいほどシンボルの誤り率は小さいのですが、6Gbpsの無線伝送が出来るほど、現状で実現できる60GHz帯CMOSVCOは位相雑音の要求を満たしておりません。本発表では位相雑音の目標値を-90dBc/Hzにさだめ電圧制御発振器の位相雑音改善のため、低インピーダンス伝送線路を用いる方法について報告します。 [1] N.Guo, et al., EURASIP 2007

位相雑音 [2] K : ボルツマン定数 T : 絶対温度 Psig : 信号電力 f0 : 発振周波数 ⊿f : オフセット周波数　　　Q : 共振器のQ値 位相雑音を改善するためにはQ値と信号電力Psigを大きくする必要がある。 しかしQ値の改善には製造プロセス上の制約から限界があるので信号電力の増加により位相雑音を改善する。 位相雑音とは発振器の発振周波数から離れた周波数に出てくる雑音のことでこのような式で表されます。Kはボルツマン定数、Tは絶対温度、Psigは信号電力,f0は発振周波数⊿fはオフセット周波数Qは共振器のQ値を表しています。式を見てわかるように位相雑音に支配的なのは信号電力とQ値です。位相雑音の改善にはQ値の改善が最優先ですが、製造プロセス上の制約からQ値には限界があります。よって信号電力に焦点をあわせます。 [2] A. Hajimiri and T. H. Lee, IEEE JSSC, 1998.

信号電力 共振器に伝送線路を用い、特性インピーダンス を下げることで位相雑音を改善する I bias : バイアス電流 RP : 共振時の並列抵抗 Z : 伝送線路の特性インピーダンス Yin : 伝送線路の入力アドミタンス Vamp :電圧振幅 バイアス電流を増加⇒信号電力増大⇒電圧振幅も増大 電圧振幅はgmの確保できる範囲でしか大きくできない 同じ電圧振幅でも特性インピーダンスが小さい方が信号電力は大きくできる 　共振器に伝送線路を用い、特性インピーダンス　　を下げることで位相雑音を改善する 信号電力はこのような式で表されます。Ibiasはバイアス電流、Rpは伝送線路の共振時の並列抵抗をあらわしています。Rpは伝送線路の入力アドミタンスのリアルパートをとったもので伝送線路の特性インピーダンスに比例します。Zは伝送線路の特性インピーダンス、Yinは伝送線路の入力アドミタンスを表しています。式のとおりバイアス電流を増加させることにより信号電力は増加していきますがそれと同時に電圧振幅の増大によりVCOのトランジスタが線形領域に入りトランジスタのgm低下を招いてしまいます。よってgmが確保できる範囲でしか電圧振幅は大きく出来ない。 Vampを電圧振幅としますと信号電力はまたこのような式で表すこともできます。よってインピーダンスを下げることにより位相雑音を改善することができるはずです。

伝送線路 信号線とGNDのGAP 20um R:伝送線路の抵抗 L:伝送線路のインダクタンス C:伝送線路のキャパシタンス ω:角周波数 Q :伝送線路のQ値 QL:インダクタンスのQ値 QC:キャパシタンスのQ値 Z :特性インピーダンス R:伝送線路の抵抗 L:伝送線路のインダクタンス C:伝送線路のキャパシタンス　 ω:角周波数 次に伝送線路そのものについて説明させていただきます。この図はディファレンシャルのコプレーナウェーブガイドという種類の伝送線路です。GはGND,Sは信号線を表していて、基板の損失を防ぐために下にベタGNDを敷いています。伝送線路に関する式はざっとこのようになっておりQ値はQLとQCの並列で表すことができます。QLはインダクタンスに起因するQ値でR分のωL、QCはキャパシタンスに起因するG分のWCで表されます。特性インピーダンスはルートC分のLで表すことができます。信号線とGNDのGAPを20umにして電磁界シミュレーションを行いました。

信号線の幅とパラメータ(R,L,C) 幅を拡げた場合 R→Down L →Down C→Up 60GHzにおける伝送線路の各パラメータと幅の関係をシミュレーションをした。 幅を拡げた場合 R→Down L →Down C→Up 伝送線路の信号線の幅を拡げた場合、各バラメータはどのように変化するのか電磁界シミュレーションを行った。これらの値はすべて60GHZにおけるデータです。結果はざっとこのようになっており、幅を拡げると信号線に流れる電流密度が下がるので抵抗は下がっていき、インダクタンスは信号線内の磁界はキャンセルされるので減少し、キャパシタンスは幅を拡げると面積が増加するので増加していきます。

伝送線路のQとZ 幅を拡げることでQ値を良くしながら特性インピーダンスを下げられることを確認 プロセス上の制約から大きく幅を拡げられない Lが下がりCが上がるので幅を拡げると特性インピーダンスは下がっていきます。また、幅を拡げるとLの減少よりRの減少の方が効いてQ値もよくなっていくことを確認しました。しかし、プロセス上の制約から幅を30um以上に拡げるのは難しいため幅を拡げる手法以外にも特性インピーダンスを下げる方法を考える必要があります。そこでスローウェーブ構造を応用したいと思います。

スローウェーブ構造 通常のスローウェーブ構造とはLを大きくとるためにベタGNDの代わりに金属のスリットを入れる手法である[3] スリットはうず電流を発生させない 　 先ほどの伝送線路にスローウェーブ構造を応用する 信号線の幅 スリット幅 スリットまでの高さH 　　　 30um 1um 6.25um スローウェーブ構造とはLを大きくとるためにベタGNDのかわりに金属のスリットを入れる手法なのですが、本研究ではそれを応用し、ベタGNDの上に金属のスリットを入れました。この図がスローウェーブ構造を応用した伝送線路です。うず電流を発生させないのでインダクタンスに影響を与えず、スリットが入ることによりキャパシタンスが大きくなります。Q値を主に支配しているのはQLなのでインダクタンスに影響を与えないのはQ値にも影響をあたえません。Q値を変動させず特性インピーダンスを下げられるはずです。この伝送線路を電磁界シミュレーションしてみました。ベタGNDからスリットの高さまで6.25umスリットの幅は1umです。スリットの本数を増やして各パラメータがどのように変化するのか見てみました。 [3] T.S.D Cheung, et al., IEEE JSSC 2006

スリットの密度とパラメータ ※スリット密度= スリット本数×幅 ×100 伝送線路の長さ 結果はこれらのグラフなのですが予想通りLは変動せずCは上昇していきます。よってスリットの密度を増やしていくと特性インピーダンスは下がっていきます。またQ値も大きな変動がないことを確認しました。 スリット本数×幅 ※スリット密度= ×100 伝送線路の長さ

特性インピーダンスとQ値 スローウェーブ構造を応用することによりQ値の劣化なく特性インピーダンスを下げられることを電磁界シミュレーションで確認 このグラフは幅を変えて特性インピーダンスを下げた場合とスローウェーブ構造を応用して特性インピーダンスを下げた場合を並べたグラフです。縦軸はQ値、横軸は特性インピーダンスです。このグラフを見てわかるとおり、幅を拡げて特性インピーダンスをここまで下げてからスリットをいれていくことでQ値の劣化があまりなく特性インピーダンスを下げられることを確認しました。

TL-VCO 特性インピーダンス100Ωと40Ωの理想伝送線路を用いてシミュレーションを行った。 60GHzでの発振を想定 l=90nm この回路は90nCMOSプロセスを用いて設計したVCOです。理想の伝送線路を用いて特性インピーダンスを100Ωの場合と40Ωの場合でシミュレーションを行い比較してみました。発振周波数は60GHzで位相雑音のオフセット周波数は1MHZです。Q値は同じに設定してあります。先ほど言ったとおり、バイアス電流を増加していくと電圧振幅は増えていきます。青色の線が特性インピーダンスが40Ωの伝送線路、ピンクの線が100Ωの伝送線路です。100Ωの伝送線路の方が電圧振幅が大きいので先にトランジスタが線形領域に入ってしまいます。 l=90nm w=6um m=4 ※90nCMOSプロセスを用いて設計

特性インピーダンスと位相雑音 バイアス電流を大きくしていくと低い特性インピーダンスの伝送線路の方が位相雑音は小さくなる オフセット周波数：1MHz バイアス電流を大きくしていくと低い特性インピーダンスの伝送線路の方が位相雑音は小さくなる 同じ電圧振幅で比較すると低い特性インピーダンスの方が常に位相雑音は小さいことを確認 消費電力は0.84mW増加するが位相雑音を約1.3dB改善できることを確認した よって線形領域に入る前までは特性インピーダンスが高い伝送線路の方が位相雑音は小さいのですがバイアス電流を増加させていくとこの状況が逆転し特性インピーダンスが低い伝送線路は位相雑音がよくなります。それを表したのが上のグラフです。また、下のグラフは電圧振幅で比べた位相雑音なのですが仮定どおり同じ電圧振幅では低いインピーダンスの方が位相雑音がよくなることを確認しました。

まとめ スローウェーブ構造を応用した伝送線路によりQ値の劣化がなく特性インピーダンスを下げられることを電磁界シミュレーションで示した。 理想の伝送線路でシミュレーションを行い、消費電力が増加するが位相雑音は改善できることを示した。