メカトロニクス 12/15 デジタル回路 メカトロニクス 12/15.

Slides:



Advertisements
Similar presentations
平成 27 年 10 月 21 日. 【応用課題 2-1 】 次のビット列は、ある 10 進数を 8 ビット固定小数点表示で表した時の ものです。ただし、小数点の位置は 3 ビット目と 4 ビット目の間としてお り、負数は2の補数で表しています。このとき、元の 10 進数を求めてく ださい。
Advertisements

論理回路 第 12 回 TkGate 実習 - 順序回路 38 号館 4 階 N-411 内線 5459
第3回 論理式と論理代数 本講義のホームページ:
発生生物学特論 PowerPoint の使い方
第12回 順序回路の解析方法 瀬戸 順序回路から,以下を導き、解析を行えるようにする タイムチャート 状態遷移関数・出力関数 状態遷移表
全加算回路 A, Bはそれぞれ0または1をとるとする。 下位桁からの繰り上がりをC1とする。(0または1)
電子回路設計 電子制御設計製図Ⅰ  2009年11月17日 Ⅳ限目.
第2回 真理値表,基本ゲート, 組合せ回路の設計
Verilog HDL 12月21日(月).
テープ(メモリ)と状態で何をするか決める
ブロック線図によるシミュレーション ブロック線図の作成と編集 ブロック線図の保存と読込み ブロック線図の印刷 グラフの印刷
プログラムはなぜ動くのか.
第10回 Dフリップフロップ ディジタル回路で特に重要な D-FF 仕組みを理解する タイミング図を読み書きできるようにする 瀬戸
補数 n:桁数、b:基数 bの補数 bn-x 253(10進数)の10の補数は、 =747
CSP記述によるモデル設計と ツールによる検証
デジタル回路(続き) コンピュータ(ハードウェアを中心に)
放射線計測エレクトロニクスの信号処理の為の アナログ電子回路の基礎 第十三回
基本情報技術概論(第3回) 埼玉大学 理工学研究科 堀山 貴史
7. 順序回路 五島 正裕.
8. 順序回路の簡単化,機能的な順序回路 五島 正裕.
5. 機能的な組み合わせ回路 五島 正裕.
第8回  論理ゲートの中身と性質 論理ゲートについて,以下を理解する 内部構成 遅延時間,消費エネルギー 電圧・電流特性 瀬戸.
6. 順序回路の基礎 五島 正裕.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第6回 よく使われる組合せ回路 瀬戸 重要な組合せ回路を理解し、設計できるようにする 7セグディスプレイ用デコーダ 加算回路・減算回路
アルゴリズムとチューリングマシン 「もの」(商品)としてのコンピュータ 「こと」(思想)としてのコンピュータ アルゴリズム
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
電子回路設計 電子制御設計製図Ⅰ  2010年11月30日 Ⅲ限目.
高速剰余算アルゴリズムとそのハードウェア実装についての研究
メカトロニクス 12/8 OPアンプ回路 メカトロニクス 12/8.
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
コンピュータを知る 1E16M009-1 梅津たくみ 1E16M017-8 小沢あきら 1E16M035-0 柴田かいと
1.コンピュータと情報処理 p.18 第1章第1節 2.コンピュータの動作のしくみ CPUと論理回路
2. 論理ゲート と ブール代数 五島 正裕.
ディジタル回路 2. ブール代数 と 論理ゲート 五島 正裕.
第5回 今日の目標 §1.6 論理演算と論理回路 ブール代数の形式が使える 命題と論理関数の関係を示せる
ディジタル回路 6. 順序回路の実現 五島 正裕.
電子回路Ⅰ 第13回(2009/01/28) 演算増幅器.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
ディジタル回路 5. ロジックの構成 五島 正裕.
ディジタル回路の設計と CADによるシステム設計
計算機構成 第2回 ALUと組み合わせ回路の記述
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
電気電子情報第一(前期)実験 G5. ディジタル回路
3. 論理ゲート の 実現 五島 正裕.
9. 演算回路 五島 正裕.
コンピュータアーキテクチャ 第 7 回.
コンピュータアーキテクチャ 第 7 回.
情報処理 タイマの基礎 R8C タイマの基礎.
7. 機能的な組み合わせ回路 五島 正裕.
ディジタル回路 7. 機能的な組み合わせ回路 五島 正裕.
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
第11回 よく使われる順序回路 複数のFFを接続した回路を解析する際の考え方を学ぶ カウンタ回路の仕組みを理解し,設計できるようにする 瀬戸.
ディジタル回路 9. 演算回路 五島 正裕.
基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史
論理回路 第12回
  第3章 論理回路  コンピュータでは,データを2進数の0と1で表現している.この2つの値,すなわち,2値で扱われるデータを論理データという.論理データの計算・判断・記憶は論理回路により実現される.  コンピュータのハードウェアは,基本的に論理回路で作られている。              論理積回路.
データの表現 2進数 0と1を使う。 基数(基準になる数)が2. 101(2) かっこで2進数と示すことがある。
電子回路Ⅰ 第12回(2008/01/24) 演算増幅器.
8. 順序回路の実現 五島 正裕.
エレクトロニクスII 第12回増幅回路(1) 佐藤勝昭.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
9. 演算回路 五島 正裕.
コンピュータの五大要素 入力装置 データ(プログラム)を取り込む 出力装置 処理結果のデータを外部に取り出す
ディジタル回路 8. 機能的な順序回路 五島 正裕.
論理回路(and,or,not)を作成. 回路を組み合わせ半/全加算器.
2008年7月11日 論理回路(and,or,not)を作成. 回路を組み合わせ半/全加算器.
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
Presentation transcript:

メカトロニクス 12/15 デジタル回路 メカトロニクス 12/15

デジタル回路 デジタル回路とは デジタル回路は0と1の2つの状態をとるデジタル信号を処理する回路である。 基本的には電圧が低い状態を“0”、電圧が高い状態を“1”として論理的な処理を行う回路である。コンピュータに直接接続される回路はデジタル回路になっている。 メカトロニクス 12/15

TTL(transistor-transistor logic)回路では0. 8V以下をLow、2V以上をHighの信号として扱う。0 TTL(transistor-transistor logic)回路では0.8V以下をLow、2V以上をHighの信号として扱う。0.8~2Vの間は信号が切り替わるときに瞬間になるだけで、この範囲の電圧が持続するような回路はつなげない。 図の左側の場合は最悪でもこのくらいの電圧の信号でなければならないという場合で、普通は右のように十分な余裕を持った動作をしている。 TTL回路の信号規格 メカトロニクス 12/15

TTLとCMOSロジック ロジックICにはTTLタイプとCMOSタイプの2種類の製品が販売されている。CMOSタイプのICは消費電力がTTLタイプの1割程度と省電力であるが、若干動作スピードが遅い。 CMOSタイプのICは“1”と判断する電圧がTTLタイプより高いため、そのまま置き換えると場合により誤動作することがある。74HCT***の型番のCMOSタイプICは入力の電圧範囲がTTLタイプと同じに設計されているので混ぜて使っても問題は起きない。 メカトロニクス 12/15

TTL回路の出力部は図の左がわのような回路になっていて、出力にTTLの回路10個分の入力が接続されても十分に動作できる能力を持っている。 メカトロニクス 12/15

基本的なロジック回路 メカトロニクス 12/15

AND回路、OR回路には3入力以上の多入力が可能な論理ICがある。2入力回路で構成すると多段階の回路が1段の処理で済むので便利である。 = = 3入力回路と2入力回路の比較 3つの入力のすべてが“1”になったときだけ出力が“1”となる。 3入力AND回路 メカトロニクス 12/15

NAND回路 ANDやORなどの論理演算の結果に否定を加えたNANDやNORと呼ばれる論理回路も用意されている。ANDやORと使い分けることで回路を簡素化することが可能になる。また、素子内部の回路構成の関係でNANDやORの方がANDやORの回路よりも若干動作(入力信号の変化が出力の変化に現れるまでに必要な時間)が速くなる。 メカトロニクス 12/15

論理反転を伴うロジック回路 メカトロニクス 12/15

ド・モルガンの定理にのっとり、図のように論理を反転させるとANDとORが入れ替わることになる。 論理回路の置き換え 否定と論理演算の順序の入れ替え ド・モルガンの定理にのっとり、図のように論理を反転させるとANDとORが入れ替わることになる。 メカトロニクス 12/15

これらは後段につながる素子が多いときなどに信号のバッファとして用いられる場合がある。 論理回路の作成例 メカトロニクス 12/15

7402はなぜだか不明だが入力、出力の配置がその他のICとは逆になっているので使うときは要注意。 メカトロニクス 12/15

Altanate表記の補足 この図の回路は論理式で表すと を出力する回路となっている。下の図の方が論理式に沿った表記になっているのが分かる。 b c d この図の回路は論理式で表すと を出力する回路となっている。下の図の方が論理式に沿った表記になっているのが分かる。 下の図の赤い部分が負論理(論理が逆転している)になっている。 a b c d 図11 Altanate表記 メカトロニクス 12/15

フリップフロップ回路はデジタル回路においてデータを保持するために用いられる回路である。 SかRに入力(この図の場合は“0”)が入ると入力に合わせた状態に変化する。 S:set, R:reset である。 回路図 表記 状態遷移 フリップフロップ回路(負論理入力) メカトロニクス 12/15

最初の状態からS入力がLowになって、また元へ戻るまでの状態の推移である。入力が元に戻っても出力が変化したままで保持されるのが分かる。 (1)最初の状態 (2)S入力がLowになる 赤い部分が”1” 最初の状態からS入力がLowになって、また元へ戻るまでの状態の推移である。入力が元に戻っても出力が変化したままで保持されるのが分かる。 フリップフロップ回路の動作説明 (3)入力が元に戻る メカトロニクス 12/15

SRフリップフロップのS、Rの両方が同時にLowになると図のように の双方がHighになってしまう。 両方の入力が同時にHighに戻ると出力のどちらかがLowに戻るが、どちらが戻るかは偶然により決まる。 赤い部分が”1” 両方の入力がLowになった場合 メカトロニクス 12/15

RSフリップフロップの正論理入力タイプである。 回路図 表記 状態遷移 フリップフロップ回路(正論理入力) メカトロニクス 12/15

セット、リセット端子付クロック式フリップフロップ タイミングを見計らってフリップフロップの入力を受け入れたい場合に使われる。最初のAND回路でclockがLowにならないと入力がフリップフロップに影響を与えないようになっている。 セット、リセット端子付クロック式フリップフロップ メカトロニクス 12/15

セット、リセット端子付クロック式フリップフロップ(D入力型) S, RではなくD入力だけのフリップフロップで、クロックが入った時のD入力の情報を保持する。 メカトロニクス 12/15

エッジクロック式フリップフロップ(D入力型) クロック入力がLowからHighに変化するときの入力Dの状態を保持するフリップフロップ。このフリップフロップをつかい多くのデータがそろったときに一気にデータを入力するようなときに使う。 エッジクロック式フリップフロップ(D入力型) メカトロニクス 12/15

エッジクロック式フリップフロップ(D入力型)の状態推移 メカトロニクス 12/15

←JK共に1にしておいてクロックを入れると出力が反転する。 メカトロニクス 12/15

このようにJKフリップフロップを連結すると2進数を順番に出力する回路ができる。 2進カウンタ メカトロニクス 12/15

同期式2進カウンタ 実際にフリップフロップなどを用いてこのような回路を作る必要はなく、この回路全体がパッケージに入ったICがある。これは各桁がクロックで同時に変化するようになっていて、クロックとクロックの間の時間を利用して次のクロック時の変化に備える回路になっている。 メカトロニクス 12/15

左図の一番下にあるように000から100までの5段階の変化を繰り返す回路である。 5進カウンタ メカトロニクス 12/15

5進カウンタとJKフリップフロップを1段使うことで10進のカウンタになる。表示を行う必要があるカウンタなどで使われる。 10進カウンタIC メカトロニクス 12/15

増加、減少のカウントを同時に出来るカウンタ回路である。出入りのある物体の個数確認や、ロボットの関節の角度を認識したりするのに使われる。 アップダウンカウンタ メカトロニクス 12/15

シフトレジスタ 一本の信号線で順番に送られてくるデータを一括して複数の信号線で転送できるように順番に並べるための回路。通信の方法によっていろいろな形で使われる。 メカトロニクス 12/15

このロジックICは8つの出力の内ABCの3つのデジタル信号で選ばれた出力だけを”0”にする動作をする。8個以下のICのどれかを選んで動作させる場合に使われる。 デコーダー メカトロニクス 12/15

2つの入力A,Bの足し算を行う回路。両方共Highの場合は繰り上がりの信号が発生する。 ハーフアダー(半加算器) A B S C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 回路図 入出力関係 2つの入力A,Bの足し算を行う回路。両方共Highの場合は繰り上がりの信号が発生する。 ハーフアダー(半加算器) メカトロニクス 12/15

Ci A B S C 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 回路図 2つの入力A,Bの足し算を行う回路。両方共Highの場合は繰り上がりの信号が発生する。ハーフアダーとの違いは下の桁からの繰り上がりの処理が出来ること。振るアダーをつなぐと大きな桁の計算が可能になる。 入出力関係 フルアダー(全加算器) メカトロニクス 12/15

4ビットの数値同士の足し算が出来る回路。最小の桁の部分はハーフアダーで、上の桁はフルアダーで構成されている。 4ビット加算器 4ビットの数値同士の足し算が出来る回路。最小の桁の部分はハーフアダーで、上の桁はフルアダーで構成されている。 メカトロニクス 12/15

引き算の計算を行う回路。コンピュータのCPUの中にはこのような回路が計算の種類ごとにいろいろと組み込まれている。 フルサブストラクター(全減算器) 引き算の計算を行う回路。コンピュータのCPUの中にはこのような回路が計算の種類ごとにいろいろと組み込まれている。 メカトロニクス 12/15