Ibaraki Univ. Dept of Electrical & Electronic Eng.

Slides:



Advertisements
Similar presentations
2009/11/10 10 進数と r 進数を相互に変換できる コンピュータのための数を表現できる 2進数の補数を扱える コンピュータにおける負の数の表現を説明で きる コンピュータでの演算方法を説明できる 文字や記号の表現方法を示せる 第7回 今日の目標 § 2.2 数の表現と文字コード.
Advertisements

平成 27 年 10 月 21 日. 【応用課題 2-1 】 次のビット列は、ある 10 進数を 8 ビット固定小数点表示で表した時の ものです。ただし、小数点の位置は 3 ビット目と 4 ビット目の間としてお り、負数は2の補数で表しています。このとき、元の 10 進数を求めてく ださい。
論理回路 第3回 今日の内容 前回の課題の解説 論理関数の基礎 – 論理関数とは? – 真理値表と論理式 – 基本的な論理関数.
第7章 計算の機構.
基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史
Ibaraki Univ. Dept of Electrical & Electronic Eng.
全加算回路 A, Bはそれぞれ0または1をとるとする。 下位桁からの繰り上がりをC1とする。(0または1)
Ibaraki Univ. Dept of Electrical & Electronic Eng.
電子回路設計 電子制御設計製図Ⅰ  2009年11月17日 Ⅳ限目.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
「コンピュータと情報システム」 01章 コンピュータの基礎知識
Ibaraki Univ. Dept of Electrical & Electronic Eng.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
補数 n:桁数、b:基数 bの補数 bn-x 253(10進数)の10の補数は、 =747
Ibaraki Univ. Dept of Electrical & Electronic Eng.
2016年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
基本情報技術概論(第3回) 埼玉大学 理工学研究科 堀山 貴史
岩村雅一 知能情報工学演習I 第8回(後半第2回) 岩村雅一
Ibaraki Univ. Dept of Electrical & Electronic Eng.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第6回 よく使われる組合せ回路 瀬戸 重要な組合せ回路を理解し、設計できるようにする 7セグディスプレイ用デコーダ 加算回路・減算回路
アルゴリズムとチューリングマシン 「もの」(商品)としてのコンピュータ 「こと」(思想)としてのコンピュータ アルゴリズム
電子回路設計 電子制御設計製図Ⅰ  2010年11月30日 Ⅲ限目.
高速剰余算アルゴリズムとそのハードウェア実装についての研究
1.コンピュータと情報処理 p.18 第1章第1節 2.コンピュータの動作のしくみ CPUと論理回路
ディジタル回路 2. ブール代数 と 論理ゲート 五島 正裕.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
第5回 今日の目標 §1.6 論理演算と論理回路 ブール代数の形式が使える 命題と論理関数の関係を示せる
岩村雅一 知能情報工学演習I 第8回(C言語第2回) 岩村雅一
Ibaraki Univ. Dept of Electrical & Electronic Eng.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第3章 演算装置.
ディジタル回路の設計と CADによるシステム設計
計算機構成 第2回 ALUと組み合わせ回路の記述
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
Ibaraki Univ. Dept of Electrical & Electronic Eng.
9. 演算回路 五島 正裕.
コンピュータアーキテクチャ 第 7 回.
コンピュータアーキテクチャ 第 7 回.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
ディジタル回路 9. 演算回路 五島 正裕.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史
基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史
論理回路 第12回
  第3章 論理回路  コンピュータでは,データを2進数の0と1で表現している.この2つの値,すなわち,2値で扱われるデータを論理データという.論理データの計算・判断・記憶は論理回路により実現される.  コンピュータのハードウェアは,基本的に論理回路で作られている。              論理積回路.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
データの表現 2進数 0と1を使う。 基数(基準になる数)が2. 101(2) かっこで2進数と示すことがある。
2017年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
基本情報技術概論(第13回) 埼玉大学 理工学研究科 堀山 貴史
9. 演算回路 五島 正裕.
情報コミュニケーション入門b 第2回 Part1 ハードウェアとソフトウェア
コンピュータの五大要素 入力装置 データ(プログラム)を取り込む 出力装置 処理結果のデータを外部に取り出す
情報コミュニケーション入門b 第2回 Part1 ハードウェアとソフトウェア
ca-9. 数の扱い (コンピュータアーキテクチャとプロセッサ)
岩村雅一 知能情報工学演習I 第8回(後半第2回) 岩村雅一
岩村雅一 知能情報工学演習I 第8回(C言語第2回) 岩村雅一
2014年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
論理回路(and,or,not)を作成. 回路を組み合わせ半/全加算器.
2008年7月11日 論理回路(and,or,not)を作成. 回路を組み合わせ半/全加算器.
JavaScript    プログラミング入門 2-3 式と演算子 2006/10/12 神津 健太.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
香川大学創造工学部 富永浩之 情報数学1 第3-3章 多進法での四則演算 香川大学創造工学部 富永浩之
Presentation transcript:

Ibaraki Univ. Dept of Electrical & Electronic Eng. 2011. 6.27 電子計算機工学 Ibaraki Univ. Dept of Electrical & Electronic Eng. Keiichi MIYAJIMA

演算アーキテクチャ -固定小数点数の算術演算回路-

2進加算 実際の回路構成はどうなっているのか? 2進数の加算のみで減算も表現できた。 前に述べたとおり、コンピュータの内部でのデータは2進数で表現される。 2進数の加算のみで減算も表現できた。 実際の回路構成はどうなっているのか?

2進加算 半加算器(half adder:HA) 下位からの桁上げがない場合の2進数一桁の加算の真理値表を考える。 入力 出力 和  桁上げ出力 0 0 0 1 1 0 1 1 0      0 1      0 0      1 下位からの桁上げを考慮しない加算 半加算器(half adder:HA)

半加算器 XOR HA AND 論理記号 論理回路 下位からの桁上げを考慮しない加算 半加算器(half adder:HA)

2進加算 下位からの桁上げを考慮する場合 この場所では下位からの桁上げがあるため、それを考慮する必要がある

全加算器 下位からの桁上げを考慮する場合 入力 出力 和 桁上げ出力 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 和    桁上げ出力 0 0  0 0 0  1 0 1  0 0 1  1 1 0  0 1 0  1 1 1  0 1 1  1   0       0   1       0   0       1   1       0   0       1   1       1

全加算器 FA HA HA 全加算器(full adder:FA) 下位からの桁上げを考慮した加算器 論理記号 半加算機とORゲートによる構成 HA HA OR 下位からの桁上げを考慮した加算器 全加算器(full adder:FA)

注 「減算器」についてはここでは述べない。 なぜなら、前に述べたとおり、減算は2の補数を用いることで、加算として取り扱うことができる。

桁上げ伝搬加算機 桁上げ伝搬加算器 ハードウェア量は増加するが、 加算の高速化が構成可能 すべてのビットを同時に加算する (Carry Ripple Adder) ハードウェア量は増加するが、 加算の高速化が構成可能

桁上げ伝搬加算機 FA 和出力 FA FA 加算の時は0

桁上げ伝搬加算機 FA FA 桁上げが伝達されるのに時間がかかる。 FA

桁上げ先見加算器 (Carry Look-Ahead Adder) とおくと

桁上げ伝搬加算機 桁上げ先見加算器の結果を同時に入力 FA FA FA

加算器を用いた減算 補数を用いた加算器による減算はどうなるのか?

補数器 FA FA FA

補数器 FA 差出力 FA FA 減算の時は1

オーバーフロー コンピュータのハードウェア(容量)は有限なので、オーバーフロー(桁あふれ)が起こりえる

基本乗算機構 かけ算の場合

基本乗算機構 具体的な例

基本乗算機構 AND素子と1ビット演算 入力 出力 0 0 0 1 1 0 1 1 0 1 論理積(AND)

繰り返し乗算器

ブースの方法 ブースの方法ついては自分でやること (レポート課題)

並列乗算器

ウォリスの木

乗算幅の拡張

基本除算機構 割り算の場合 1) > PQ(商) ←へシフト 2) < (- 3) > ←へシフト <

基本除算機構 割り算の場合 商 3) > ←へシフト < 2) (- > 余り

繰り返し除算器

除算法の改良 引き戻し法・引き放し法 繰り返し除算法の短所 ・PRとDSの大小比較と減算を別々のタイミングで行う 理由 ・比較の結果により減算を行うか否かが決定される 大小比較と減算を演算器としてだけでなく手順としても 共用する方式 引き戻し法・引き放し法

引き戻し法 の場合 PQ(商) 1) = (- 2) > (- マイナスになったら、+に引き戻す (+

引き戻し法 の場合 PQ(商) > (ー (+

引き戻し法 の場合 PQ(商) < (ー

引き戻し法 の場合 PQ(商) 商 < (ー 余り

引き放し法 引き放し法については自分でやること (レポート課題)

乗算収束型除算機構 除算より乗算の法が数倍早いことを利用して、除算を乗算によって計算する方法

配列型除算器

本日のまとめ 演算アーキテクチャー -固定小数点の算術演算装置- 半加算回路と全加算回路 加算機 乗算機構 除算機構

本日の課題 HA 1.図の半加算機において、以下の入力パルス列に対する和出力と桁上げ出力を求めよ 2.ブースの方法で         を計算しなさい。計算の手順も教科書(図6.25)の例にならって示すこと。 3.         の計算を ①繰り返し除算法 ②引き戻し法 ③引き放し法 で、計算しなさい。 計算の手順も教科書の例にならって示すこと。

補足 論理積(AND) 論理和(OR) 排他的論理和(XOR) 否定(NOT) [Exclusive OR]