クロスカップルキャパシタを用いた60GHz CMOS差動電力増幅回路の研究 2007/10/29 クロスカップルキャパシタを用いた60GHz CMOS差動電力増幅回路の研究 ○浅田 大樹* ，松下 幸太** ，岡田 健一** ，松澤 昭** ご紹介ありがとうございます。 松澤・岡田研究室の浅田が発表いたします。 *東京工業大学工学部電気電子工学科 **東京工業大学大学院理工学研究科 2010/03/01 H. Asada, Tokyo Tech

発表内容 研究背景と課題 クロスカップルキャパシタ PAの設計手法 測定結果 2010/03/01 H. Asada, Tokyo Tech

研究背景 ミリ波帯の中でも特に60GHz帯は低電力ならば世界的に無免許で使用することが可能 電力増幅回路 送信信号を増幅 5um ミリ波帯の中でも特に60GHz帯は低電力ならば世界的に無免許で使用することが可能 　酸素と共振 [1] 総務省　電波利用HP http://www.tele.soumu.go.jp/index.htm [2] Rec. ITU-R P.676-2, Feb. 1997 電力増幅回路 RF Front-end 送信信号を増幅 目標出力：Pout@1dB=13[dBm] 2010/03/01 H. Asada, Tokyo Tech

CMOSの特徴 長所 ・ディジタル回路と同じチップに混載できること ⇒コスト面での優位(最大の利点) ⇒ディジタルアシステッド技術の利用 　　⇒コスト面での優位(最大の利点) 　　⇒ディジタルアシステッド技術の利用 ・性能面の優位は、f T, fmaxが高いことだけ 短所 ・耐圧が低い (微細化について低下) ・Passive素子のロスが大きい (微細化するとより悪化) ・ノイズが大きい ・微細化につれて製造コストが増加 ・ゲインが低い (微細化するとより下がる) 2010/03/01 H. Asada, Tokyo Tech

CMOSの課題 寄生容量 60GHz帯では寄生容量の影響が大きくなり最大有能電力利得が低下する。 最大利得の劣化 W=40um 2010/03/01 H. Asada, Tokyo Tech

改善策 カスコード クロスカップルキャパシタ[2] 本研究ではクロスカップルキャパシタの 詳細な考察・検討について報告する。 ミラー効果を抑えることが可能 取れる電圧振幅が狭い クロスカップルキャパシタ[2] CGDを小さく見せることが可能 線形性が劣化する 極めて小さい容量のキャパシタが必要 本研究ではクロスカップルキャパシタの 詳細な考察・検討について報告する。 [2] Wei L. Chan, et al., ISSCC 2009 2010/03/01 H. Asada, Tokyo Tech

発表内容 研究背景 クロスカップルキャパシタ PAの設計手法 測定結果 2010/03/01 H. Asada, Tokyo Tech

クロスカップルキャパシタ クロスカップルキャパシタによって寄生容量を打ち消しあい、利得を大きく出来る。 クロスカップルキャパシタ 小信号等価回路(片側) ただし クロスカップルキャパシタによって寄生容量を打ち消しあい、利得を大きく出来る。 2010/03/01 H. Asada, Tokyo Tech

シミュレーション方法 差動回路のSパラメータを4portで求めMixed Mode変換[3]することで差動成分と同相成分に対する評価を別々に行うことが出来る。 回路素子はモデリングしたものを用いる。 [3]市川古都美, 市川裕一, “高周波回路設計のためのS パラメータ詳解,” CQ 出版, 2007 2010/03/01 H. Asada, Tokyo Tech

最大有能電力利得の改善 クロスカップルキャパシタによって最大有能電力利得が増加することを確認した。 Max Gain(Sdd) 2010/03/01 H. Asada, Tokyo Tech

安定性の改善 フィードバックが大きく低減されるため安定係数を改善することが出来る。 Stability Factor Sdd(1,2) 2010/03/01 H. Asada, Tokyo Tech

差動成分に対する性能だけを高めることが出来る。 同相成分への影響 Max Gain(Scc) StabFact.(Scc) 同相成分からは寄生容量が増えて見えるため最大利得は下がる。 安定係数はあまり変化しない。 差動成分に対する性能だけを高めることが出来る。 2010/03/01 H. Asada, Tokyo Tech

伝送線路の影響 伝送線路のインダクタンス成分により 最大値を得るキャパシタンスが小さくなる。 Max Gain(Sdd) Tr. Cap. 実際のレイアウトではゲートとドレインを繋ぐために伝送線路が必要になる。 TL StabFact. (Sdd) Tr. 伝送線路のインダクタンス成分により 最大値を得るキャパシタンスが小さくなる。 2010/03/01 H. Asada, Tokyo Tech

発表内容 研究背景 クロスカップルキャパシタ PAの設計手法 測定結果 2010/03/01 H. Asada, Tokyo Tech

トランジスタのサイズ決定 モデル回路 W=120um、160umのトランジスタは除外。 Max Gain モデル回路 シミュレーションと実測の結果を合わせるために回路素子のモデリングが必要。 トランジスタのサイズによって最大利得は変化する。 W=120um、160umのトランジスタは除外。 最大利得が低く消費電力が大きいため。 増幅器を3段構成とし、1段目と2段目には利得の高いW=40umと60umを用い、3段目は大きな出力電力を得るためにW=80umを用いた。 2010/03/01 H. Asada, Tokyo Tech

トランジスタのゲートバイアス決定 トランジスタのサイズによらずゲートバイアス0.8Vでgmは最大値を取る。 gm VDD=1.2V 2010/03/01 H. Asada, Tokyo Tech

デカップリングキャパシタの構造 低周波でのモデル 平面構造 集中定数として使用 ⇒ 60GHz手前で自己共振 ミリ波帯でのモデル インターディジタル型[4,5] L、Cを分散させ、共振周波数を高める 伝送線路としてモデリング 高周波モデル 低周波モデル [4] T. Suzuki, et al., ISSCC 2008. [5] Y. Natsukari, et al., VLSI Circuits 2009. 2010/03/01 H. Asada, Tokyo Tech

差動電力増幅回路 65nm CMOSプロセス 3段の差動増幅回路 1段目と2段目にクロスカップルキャパシタを使用 容量値は少し小さく設計した 出力電力の線形性が悪くなるため3段目には用いない 2010/03/01 H. Asada, Tokyo Tech

発表内容 研究背景 クロスカップルキャパシタ PAの設計手法 測定結果 2010/03/01 H. Asada, Tokyo Tech

チップ写真 600um 1010um DC supply 2nd stage input output 1st stage 3rd stage 1010um 2010/03/01 H. Asada, Tokyo Tech

電力利得の測定結果 60GHzにおいて差動利得22.1dBを得た。 同相利得は11.2dBであった。 Power Gain 60GHzにおいて差動利得22.1dBを得た。 同相利得は11.2dBであった。 同相成分に対する整合が取れてしまったため同相利得を小さく抑えることが出来なかった。 2010/03/01 H. Asada, Tokyo Tech

反射特性の測定結果 入力側でシミュレーションと実測の結果が大きくずれてしまった。 トランジスタや伝送線路のモデルに原因？ 2010/03/01 H. Asada, Tokyo Tech

出力電力特性のSim.結果 1dB利得圧縮点における出力電力P1dBは10.3dB、 PAE@P1dB 1dB利得圧縮点における出力電力P1dBは10.3dB、 電力付加効率PAEは5.56%をシミュレーションで確認した。 2010/03/01 H. Asada, Tokyo Tech

安定係数の測定結果 実測では安定係数が下がり、条件安定になる周波数が確認された。 キャパシタのばらつきによる変動が大きい。 StabFact.(Sdd) 実測では安定係数が下がり、条件安定になる周波数が確認された。 キャパシタのばらつきによる変動が大きい。 2010/03/01 H. Asada, Tokyo Tech

結果比較 ISSCC 2009[6] 2010[7] This Work Topology CCC Combine Power Gain[dB] 16 18.4 22.1 P1dB[dBm] 4.5 15.4 10.3 PAE@P1dB[%] 7 5.56 VDD[V] 1.0 1.2 Power[mW] 50 480 180 [6] Wei L. Chan, et al., ISSCC 2009 [7] Jie-Wei Lai, et al., ISSCC 2010 2010/03/01 H. Asada, Tokyo Tech

結論 クロスカップルキャパシタを用いることで最大有能電力利得と安定係数が改善されることを示した。 60GHz電力増幅回路を試作、測定し、電力利得22.1dBを達成した。また1dB利得圧縮点出力電力10.3dBm、電力付加効率5.56%をシミュレーションで確認した。 今後の課題 線形性の改善 出力電力の合成 2010/03/01 H. Asada, Tokyo Tech

2010/03/01 H. Asada, Tokyo Tech

ゲート-ドレイン間容量 トランジスタのサイズに比例してCGDは増加する。 2010/03/01 H. Asada, Tokyo Tech

回路図 2010/03/01 H. Asada, Tokyo Tech

シミュレーションとの比較 2010/03/01 H. Asada, Tokyo Tech

整合回路 ロードプル解析を行って最適な負荷を求め、 その負荷に合うように整合回路を決定する。 120um トランジスタの出力電力を最大にするような出力側インピーダンス　　　　　　 　　　を決定 トランジスタの出力側インピーダンスが50Ωから　　 になるよう伝送線路の幅と長さを調整して最適な整合回路を挿入する。 電力増幅器を作成する手順として、まずトランジスタの出力を最大にするような出力側インピーダンスZoptを決定します。 Zoptを決定した後、トランジスタの出力側インピーダンスが50ΩからZoptになるよう伝送線路の幅と長さを調整して最適な整合回路を挿入します。 今回は簡単化のためT型の伝送線路を挿入することを仮定しました。また伝送線路の幅は全て等しい幅とし、動作周波数は60GHzとしました。 ここで、挿入する整合回路には伝送線路で抵抗によるロスがあるため、アンテナに大きな出力電力を送るためには伝送線路での損失をなるべく少なくする必要があることがわかりまの アンテナ 整合回路 ロードプル解析を行って最適な負荷を求め、 その負荷に合うように整合回路を決定する。 2010/03/01 H. Asada, Tokyo Tech

モデリングの必要性 寄生成分 理想的な線路でなく、伝送線路としてモデリングする必要がある。 L,Cを用いてマッチングをとる 寄生成分のLとCはとても小さいが、ミリ波帯では周波数が非常に高いため、wL と wC の影響が無視できなくなってしまう。 理想的な線路でなく、伝送線路としてモデリングする必要がある。 2010/03/01 H. Asada, Tokyo Tech

デカップリングキャパシタのモデリング MIM-TL、TL、パッドから成るTEGを試作 そのデータと合うようにMIM-TLのモデルを作製 測定データよりPADの成分を引く TLのモデルより伝送線路部分を引く そのデータと合うようにMIM-TLのモデルを作製 特性インピーダンス： 1W程度 MIM-TLのTEG MIM-TLの 特性インピーダンス 2010/03/01 H. Asada, Tokyo Tech

Distributed modeling of MIM cap. Modeled as a transmission line reflection 1-67GHz 2010/03/01 H. Asada, Tokyo Tech