CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案

Slides:



Advertisements
Similar presentations
1 佐賀大学大学院工学系研究科 博士前期課程電気電子工学専攻 02TM45 崔 秉学 補助電極付長間隔コンデンサを用いた 分布誘電率推定に関する研究.
Advertisements

非対称レイアウトを用いた 60GHz 帯低 LO リーク アップコンバージョンミキサ ○ 佐藤 慎司, 津久井 裕基, 岡田 健一, 松澤 昭 東京工業大学大学院理工学研究科 2012/3/20.
発表内容 研究背景・目的 伝送線路の構造 伝送線路間カップリングシミュレーション - 1段増幅器シミュレーション
発表内容 研究背景と課題 クロスカップルキャパシタ PAの設計手法 測定結果 2010/03/01 H. Asada, Tokyo Tech.
SOIピクセル検出器用 Digital Libraryの開発
秘密のリンク構造を持つグラフのリンク解析
発表内容 研究背景 Txリークの概念 測定・シミュレーションの方法 測定結果・誤差解析 Txリークの主な原因を特定 まとめ
JeeYoung Hong, Tokyo Tech.
素粒子実験に用いるガス検出器の原理と動作
放射線計測エレクトロニクスの信号処理の為の アナログ電子回路の基礎 第五回
モデルパラメータ抽出用 トランジスタTEG
相対論的重イオン衝突実験PHENIX におけるシミュレーションによる charm粒子測定の可能性を探る
集積回路 6.回路・レイアウト設計 松澤 昭 2004年 9月 2004年 9月 新大VLSI工学.
USB2.0対応PICを用いたデータロガーの製作
M2 志知秀治 名古屋大学 理学研究科 高エネルギー物理学研究室
(ラプラス変換の復習) 教科書には相当する章はない
ALMA Band10用 導波管型LOカプラ一体型低雑音SISミクサ
電気回路学Ⅱ エネルギーインテリジェンスコース 5セメ 山田 博仁.
電子回路Ⅰ 第11回(2009/1/19) 電力増幅.
DECIGO pathfinder のための 静電センサーの開発
第8回  論理ゲートの中身と性質 論理ゲートについて,以下を理解する 内部構成 遅延時間,消費エネルギー 電圧・電流特性 瀬戸.
京大岡山 3.8m 望遠鏡 分割鏡制御に用いる アクチュエータの特性評価
ダブルテールラッチ型コンパレータと プリアンプを用いたコンパレータの 性能比較
第6回 よく使われる組合せ回路 瀬戸 重要な組合せ回路を理解し、設計できるようにする 7セグディスプレイ用デコーダ 加算回路・減算回路
[2]オシロスコープ 目的 オシロスコープの使い方をマスターする オシロスコープの校正と波形観測(実1,2)
電気回路学Ⅱ エネルギーインテリジェンスコース 5セメ 山田 博仁.
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
ATLAS実験 SOI Transistor TEG の測定
電気回路学Ⅱ 通信工学コース 5セメ 山田 博仁.
メカトロニクス 12/8 OPアンプ回路 メカトロニクス 12/8.
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
5 テスト技術 5.1 テストとは LISのテスト 故障診断 fault diagnosis 故障解析 fault analysis
ミリ波帯電力増幅器における発振安定性の検討
測定結果(9月) 2005年10月7日.
60GHz帯CMOS差動増幅回路の 高CMRR化に関する検討
今後の講義スケジュール 日程 内容 11/17 二端子対網、 Y行列、 Z行列 11/24 縦続行列 12/1 諸行列間の関係、 Y-D変換
電気回路学Ⅱ 通信工学コース 5セメ 山田 博仁.
インダクタの自己共振補正を 考慮したLC-VCOの最適化
逐次伝達法による 散乱波の解析 G05MM050 本多哲也.
3 次元構造インダクタと底面配置回路を用いた484-mm2 21-GHz LC-VCO
ディジタル回路 5. ロジックの構成 五島 正裕.
電気電子情報第一(前期)実験 G5. ディジタル回路
ポリゴンメッシュ (2) - 変形と簡略化- 東京大学 精密工学専攻 大竹豊 資料および授業の情報は :
等価電源の定理とは 複数の電源を含む回路網のある一つの端子対からその回路を見た場合、その回路は、単一の電源(電圧源或いは電流源)と単一のインピーダンスまたはアドミタンスからなるシンプルな電源回路と等価と見なせる。 ただし、上記の定理が成り立つためには、回路網に含まれる全ての電源が同一周波数(位相は異なっていても良い)の電源であることと、回路が線形である(重ね合わせの理が成り立つ)ことが前提となる。
Mini-RT装置における 強磁場側からの異常波入射による 電子バーンシュタイン波の励起実験
等価電源の定理とは 複数の電源を含む回路網のある一つの端子対からその回路を見た場合、その回路は、単一の電源(電圧源或いは電流源)と単一のインピーダンスまたはアドミタンスからなるシンプルな電源回路と等価と見なせる。 ただし、上記の定理が成り立つためには、回路網に含まれる全ての電源が同一周波数(位相は異なっていても良い)の電源であることと、回路が線形である(重ね合わせの理が成り立つ)ことが前提となる。
電気回路学 Electric Circuits 情報コース4セメ開講 等価電源の定理 山田 博仁.
ミリ波帯電力増幅器における 発振の検証 ○松下 幸太,浅田 大樹,高山 直輝, 岡田 健一,松澤 昭 東京工業大学
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
電子回路Ⅰ 第10回(2008/1/7) 電力増幅.
サーマルプローブを用いたイオン温度計測の新しいアプローチ
ミリ波帯キャパシティブクロスカップリング差動増幅器のための対称交差レイアウトの提案
高分子電気絶縁材料の誘電特性計測を用いた劣化診断に関する研究
電気回路学I演習 2012/11/16 (金) I1 I2 問1 Z0 V1 V2 問2 I1 I2 V1 Z0 V2 Z,Y,K行列の計算
PKG内のVGプレーン有無による多層基板内の信号配線間の
永久磁石を用いた高出力マイクロ波 放電型イオン源の開発
電気回路学Ⅱ エネルギーインテリジェンスコース 5セメ 山田 博仁.
電気回路学Ⅱ コミュニケーションネットワークコース 5セメ 山田 博仁.
ガス電子増幅器を読み出しに用いた タイムプロジェクションチェンバー (GEM-TPC)の開発
Astro-E2搭載XISの電荷注入機能を用いた 較正方法の 開発
[3] 電子回路の製作 目的 OPアンプ(演算増幅器)を使用した小規模な 電子回路を製作し、その基本動作を確認する。 反転アンプ製作
タンク内圧力の変動を考慮した コンプレッサーの能動騒音制御
電気回路学Ⅱ 通信工学コース 5セメ 山田 博仁.
物理学実験 II ブラウン運動 ー 第2日目 ー 電気力学結合系の特性評価 物理学実験II (ブラウン運動) 説明資料.
電子ビームラインの構築と APDを用いた電子計測試験
― 副題 アイデアも書かずに 誰だ秋葉で売り子してんのは? ―
ガス電子増幅器を読み出しに用いた タイムプロジェクションチェンバー (GEM-TPC)の開発
CSP係数の識別に基づく話者の 頭部方向の推定
電気回路学Ⅱ 通信工学コース 5セメ 山田 博仁.
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
Presentation transcript:

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2010/10/13 CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 東京工業大学大学院理工学研究科 電子物理工学専攻 菅原 光俊、盛 健次、角川 佳弘 、松澤 昭 2013/1/21 CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21 東京工業大学大学院理工学研究科

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2010/10/13 目次 1. 容量TEG設計の背景 2. 従来のCBCM法 3. 提案する回路とレイアウト 4. 実測結果 5. その他のリファレンス CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21 東京工業大学大学院理工学研究科

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 今般、下記2種の容量のキャラクタライジングが必要 配線間櫛形容量(MOM容量)の詳細(DAC,ADCの高精度設計のため) MOSトランジスタのゲート容量の再評価(新モデル化のため) マトリクス状にたくさん容量を作り、少ないピンで正しく評価するための工夫が必要 CBCM法採用 100種類以上の容量を測ってみたい 1fF以下の分解能で測りたい 被測定容量自体の浮遊容量を分離して求めたい 非線形容量測定に100mV振幅で測りたい CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

Charge Based Bapacitance Measurement 基本技術のCBCM法 被測定容量をまず放電 次にVDDまで充電する。VDDからQ=Cx・VDDの電荷が注入される。 これを1秒間にf回繰り返すと、充電電流Iは I=Q/1秒=Cx・VDD・f ∴Cx=I/(VDD・f) 容量無し(No Cap)の  レプリカを作り、浮遊容量を相殺する 貫通電流防止。 J.C.Chen,et al: “An On-Chip, Attofarad Interconnect Charge-Based Capacitance Measurement (CBCM) Technique, IEDM 1996 次に充電 被測定容量 Cx レプリカ まず放電 Break before make CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 利点 電流波形に依らず、その積分値=総電荷のみ必要 放電後、充電後には電流が流れないので、ケルビン接続不要 測定系の浮遊容量はキャンセルできる 1fF程度まで測れる 欠点 端子数が多い インバータ構成で、VDD>>VTが必要。100mVでは測れない 対策 マトリクス状に並べ、被測定容量のみをCVCM法で測る。 非測定容量にはパルスを加えない 回路工夫で100mVで動作させる CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 提案する回路とレイアウト CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 提案するユニット回路 充放電は 上下とも3.3V Nchスイッチ。ゲートは3.3Vドライブ 両端電位VDD =0~2.5Vで、スイッチのon/off可 Vc=0.1~2V A ck xsel ysel Vsub=-1~2V sub Vcom=-1~2V com GND (x+1)sel delay VDD P1 P2 Cx Vc VDD=3.3V レプリカ 座標xsel,yselの交点のユニットのみ、クロックをアクティベート 貫通電流を避けるBreak before makeのためのロジック挿入 容量の他端は 任意バイアスを掛けるなら、共通のcom端子へ 他端がsubstrateの容量のみsub端子へ。 VDD及びGND,com,sub間は出来るだけ容量を付加 CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 ユニット回路のレイアウト 50μm□の被測定容量+レプリカ用エリア 逆L字型 上辺にロジックとスイッチを配置 層ごとにVDD, GND,com,subを割り当て P1 P2 10μm ここに被測定容量と レプリカの両方を置く 50μm 5μm 50μm CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 容量アレーの形状 1列ごとにユニットを対称に配置 最大50μm×100μmの「被測定容量+レプリカ」のエリアが可能 4つの独立したアドレスをもつxselで制御 10um CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 容量アレーの形状 ユニットを20行×20列配置 CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 容量アレーの形状 パッド・リングを付けて、四方へ引き出している。 ダイサイズは2mm□ CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 被測定容量の浮遊容量の分離法の提案 Vc=0.1~2V A ck xsel ysel Vsub=-1~2V sub Vcom=-1~2V com GND (x+1)sel delay VDD P1 P2 Cx Vc Cz Cy VDD=3.3V MOMの場合、 被測定容量Cxの両端に浮遊容量Cy,Czが付く 2ユニットを使い図のように接続 非セレクトのユニットは、GND側のスイッチがオン (レプリカはこの隣に置き、測定系の浮遊容量を相殺) まず左のxsel,yselを選択 Cx + Cy を測定 次に右の(x+1)sel,yselを選択 Cx + Cz を測定 次に左右xsel,(x+1)sel,yselを選択 Cy + Cz を測定(Cxの両端は同電位で無視) 連立方程式を解きCx,Cy,Czを求める CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 被測定容量エリアの使い方の例 50μm×100μmエリアに、4アドレス付の4容量計測点がある レプリカを含め、任意に割り当て可能 Meas Meas wires Meas Meas replica1 com floating capacitors 1Vpp adr1 adr2 adr3 adr4 x DUT1 DUT2 DUT3 adr9 adr10 adr11 adr12 adr7 adr8 DUT4 DUT5 replica2 replica3 sub adr17 adr18 adr19 adr20 adr15 adr16 DUT6 replica5 0.1Vpp replica4 DUT7 CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 実測結果 CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 実測結果: MOM容量とフィンガ本数 T社90nm標準CMOSプロセスで試作 結論 0.001fF=1aFの分解能があることが確かめられた CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 実測結果: 単位MOM容量のばらつき 100個の単位MOM容量(シールド無)の実測値の分布とペリグラム 配線層間容量(MIM 容量)のσよりやや大 きいが、設計でマネージ出来るレベル 単位MOM容量 n=100 平均=6.327fF σ=0.032fF CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 実測結果: MOM容量の長さ依存性 右図の各種容量を試作 フィンガ長5umの配線層櫛形横方向単位容量(単位MOM容量)1個(約5fF) フィンガ長を0と2.5umも シールド(右図の灰色)有無 結論(浮遊容量分離後) 多少のオフセットはあるが、MOMのフィンガ長と容量は1次式の関係にあることが実証された シールド無しだと約1fFのフリンジ容量がある 5um 2.5um CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 その他のリファレンス CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 被測定容量へ100mV振幅印加技術 2002年に、上下Pch MOSスイッチを使って、 Vcap-Vo=100mVを実現した例。(V1,V2はVoより負) 2008年に上下Nch MOSスイッチを使った例もあった B.Sell, et al: “Charge-Based Capacitance Measurements (CBCM) on MOS Devices ” IEEE Tran. Devices & Materials Reliability, Vol 2, No 1, 2002 レプリカ T.Sutory, et al: “C-V CHARACTERIZATION OF NONLINEAR CAPACITORS USING CBCM METHOD” International Conference Mixed Design, 21-23, 2007 レプリカ CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 容量マトリクス切替技術1 x,y,z座標で選択された容量のみクロックを供給 リーク対策は バンク切替用にPchスイッチを2個 直列挿入 VDをVDDよりやや下げる インバータ型スイッチを採用 クロック・ノイズ対策 なお我々は、 逆にVDD側をまとめてメッシュ構造とし、引出インピーダンスを下げ、測定周波数を高め、かつVDD側の容量を大きくし電流平均化対応 リークは、レプリカ分を差し引き、相殺 クロックノイズは、秒オーダの平均で対応 S.Ohkawa, et al: “Analysis and Characterization of Device Variations in an LSI Chip Using an Integrated Device Matrix Array” IEEE Tran Semiconductor Manufacturing, Vol 17, No 2, 2004 CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 容量マトリクス切替技術2 ケルビン接続を採用 インバータ型スイッチのため、複雑な電源系で、小振幅を実現 なお、我々は、 放電後、充電後には電流が流れないので、 ケルビン接続は不要と結論づけた。 両サイドNchスイッチで、簡単な電源系を実現 K.Tsuji, et al: “Measurement of MOSFET C-V Curve Variation Using CBCM Method” IEEE International Conference on Microelectronic Test Structures Conference, P81-P84, 2009 レプリカ CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21

CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 複数ch動作同時動作で容量測定 B.Froment, et al: “Ultra Low capacitance measurements in multilevel metallization CMOS by using a built-in Electron -meter” 14thInternationa Electron Device Meeting, 37.2, 1999 配線間浮遊容量測定のため、複数の信号源によるCBCMと、連立方程式での解法 我々は、被測定容量の浮遊容量を分離する際に、n=2に相当する処理をしているとも言える CBCM法を用い、0.001fF分解能、浮遊容量分離型、400個の容量TEGマトリクス・テスト・ストラクチャの提案 2013/1/21