DDRターミネーションレギュレータの使用法 - 何個のメモリを駆動できるのか -

Slides:



Advertisements
Similar presentations
Linuxを組み込んだマイコンによる 遠隔監視システムの開発
Advertisements

Chapter11-4(前半) 加藤健.
第12回 順序回路の解析方法 瀬戸 順序回路から,以下を導き、解析を行えるようにする タイムチャート 状態遷移関数・出力関数 状態遷移表
10. メモリ 五島 正裕.
マイコン入門実践教育プロセス説明 第4システム部 ES443 塩島秀樹.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
USB2.0対応PICマイコンによる データ取得システムの開発
計算機システムⅡ 主記憶装置とALU,レジスタの制御
オムス Okui Motor Starter カスタムメイドから レディメイドへ! SKIP ▶.
新製品のご紹介: ECC内蔵の同期SRAM ECC = 誤り訂正符号
FPGAを用いたMG3用 インターフェース回路の解説
EV急速充電器用 直流地絡検出器 UL認証取得品 CEマーク適合品 CHAdeMO規格に準拠! 株式会社 正興C&E
ロジック回路学習ボード MLCTB-BASE 説明書 NAND 7400 NOT 7404 AND 7408 OR 7432
第10回 Dフリップフロップ ディジタル回路で特に重要な D-FF 仕組みを理解する タイミング図を読み書きできるようにする 瀬戸
画像処理ボード上での 高速テンプレートマッチングの 実装と検証
卒論中間発表 Electronic signal over IP
Ibaraki Univ. Dept of Electrical & Electronic Eng.
ディジタル回路 1. アナログ と ディジタル 五島 正裕.
パソコンの歴史 ~1970年 1970年代 1980年代 1990年~ ▲1946 ENIAC(世界最初の計算機、1,900加算/秒, 18,000素子) ▲1947 UNIVACⅠ(最初の商用計算機) ▲1964 IBM System/360(5.1MHz, 1MB, 2億円) ▲1974 インテル8080(8.
社団法人 日本医師会 47都道府県 TV会議マイクシステム 機器接続簡易マニュアル  Ver.1.03.
確認テスト 問題 .
第8回  論理ゲートの中身と性質 論理ゲートについて,以下を理解する 内部構成 遅延時間,消費エネルギー 電圧・電流特性 瀬戸.
Handel-Cを用いた ちょっとレトロ な 「よけゲー」 の設計
Linux搭載4ベイNAS スモールオフィスや部門サーバーに最適! 法人向けRAID5/6対応
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第6回 よく使われる組合せ回路 瀬戸 重要な組合せ回路を理解し、設計できるようにする 7セグディスプレイ用デコーダ 加算回路・減算回路
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
ATLAS実験 SOI Transistor TEG の測定
メカトロニクス 12/8 OPアンプ回路 メカトロニクス 12/8.
電界効果トランジスタの動特性 FET(Field Effective Transistor)とは 電圧制御型の能動素子
電界効果トランジスタの動作原理 トランジスタを用いた回路のバイアス
第8回 入出力装置1 インターフェース、ヒューマンデバイス
第6回 メモリの種類と特徴 主記憶装置、ROM、RAM
LCD搭載タワー型UPS! 設置場所を選ばないコンパクトボディ!
コンピュータを知る 1E16M009-1 梅津たくみ 1E16M017-8 小沢あきら 1E16M035-0 柴田かいと
1.コンピュータと情報処理 p.18 第1章第1節 2.コンピュータの動作のしくみ CPUと論理回路
FPGAでSATAを実現 SATAのニーズの高まりとFPGA
コイルのはたらき コイルの5つのはたらきについて説明.
問題1: ネットワークセグメントはいくつあるか?
今後の講義スケジュール 日程 内容 11/17 二端子対網、 Y行列、 Z行列 11/24 縦続行列 12/1 諸行列間の関係、 Y-D変換
巡回冗長検査CRC32の ハード/ソフト最適分割の検討
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
1.情報機器について知ろう(p.8-9) 第1章 第1節
ディジタル回路の設計と CADによるシステム設計
電気回路の分類 一部修正しました 非線形回路 (重ね合わせの理が成り立たない) 線形回路 (重ね合わせの理が成り立つ)
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
26ロバスト制御に基づく片持ち梁の外乱抑制制御系の設計
電動3輪車製作実習装置 2軸駆動電動車両の製作実習装置 KENTAC 5310B 概要 製品構成 仕 様 ■概要 ①電動3輪車 車体本体
アナログ と ディジタル アナログ,ディジタル: 情報処理の過程: 記録/伝送 と 処理 において, 媒体(メディア)の持つ物理量 と
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
VMが利用可能なCPU数の変化に対応した 並列アプリケーション実行の最適化
第11回 よく使われる順序回路 複数のFFを接続した回路を解析する際の考え方を学ぶ カウンタ回路の仕組みを理解し,設計できるようにする 瀬戸.
インピーダンスp型回路⇔T型回路間での変換
コンピュータアーキテクチャ 第 9 回.
Handel-Cを用いた パックマンの設計
計算機工学特論 スライド 電気電子工学専攻 修士1年 弓仲研究室 河西良介
創造実習 (自由課題成果発表会) 障害物回避ロボット 10S6001 青森 太郎 10S6002 弘前 弘子.
外付けLVDSを選択する場面は? ■外付けLVDSバッファのメリットは? FPGA+外付けLVDSバッファ LVDSドライバ内蔵FPGA
計算機アーキテクチャ1 (計算機構成論(再)) 第一回 計算機の歴史、基本構成、動作原理
Photo detector circuit of KAGRA interferometer (based on LIGO circuit)
エレクトロニクスII 第12回増幅回路(1) 佐藤勝昭.
平成15年度情報システム工学序論 「ラジオ」について Inside of the Black Box 本多達也 情報システム工学科1年
第4回 CPUの役割と仕組み2 命令の解析と実行、クロック、レジスタ
コンピュータアーキテクチャ 第 9 回.
線路上での電圧、電流 Ix I0 添え字は、線路上での位置を表わす ZL γ, Z0 Vx V0 x x = 0
/24 というアドレスブロックにおいて ネットワーク長 28 のアドレスはいくつ取るこ とができるか
二端子対網の伝送的性質 終端インピーダンス I1 I2 -I2 z11 z12 z21 z22 E ZL: 負荷インピーダンス V1 V2
信号伝搬時間の電源電圧依存性の制御 による超伝導単一磁束量子回路の 動作余裕度の改善
アナログ と ディジタル アナログ,ディジタル: 情報処理の過程: 記録/伝送 と 処理 において, 媒体(メディア)の持つ物理量 と
2009年8月18日,新潟大学 「情報」と「ものづくり」 の実践教育3 下保敏和,佐藤亮一.
Presentation transcript:

DDRターミネーションレギュレータの使用法 - 何個のメモリを駆動できるのか - FPGA+DDR設計で不具合回避のためにも軽視してはならないターミネーションレギュレータ について、その必要性やポイントをご紹介いたします。 ■ターミネーションレギュレータの必要性(Vtt終端の概略説明 ) DDR-SDRAMではバス・クロックの高速化と高いデータ転送レートを 実現する為、SSTL(スタブ・シリーズ・ターミネイション・ロジック)信号仕様が JEDECで制定されました。 このSSTLのアクティブ・ターミネーションにより、バスラインの信号の反射・ リンギングを抑えて伝送エラーを防止することが可能になります。 DDR SDRAMではクロックの立上りと立下りで動作が行われるため、 データ転送レートはクロック周波数の2倍となっています。 (表1、DDR SDRAMメモリの比較をご参照下さい。) また、DDR1から3になるにつれ、クロック周波数が上がり、より高速での 伝送を行うため、よりバスラインの信号品質を考慮する必要があります。 表1でOn Die TerminationとはDDRメモリチップ上にターミネーション抵抗 が内蔵されていることを表しています。 DDR2/DDR3はメモリチップ上に多くのターミネーション抵抗が内蔵されて おり、ボード上でのターミネーション数は少なくて済むよう設計されています。 ただし、DDR2やDDR3においても、アドレスラインなどに関しては別途 ボード上にターミネーション抵抗を設け終端する必要があるため、DDR1 と変わらず、ターミネーションレギュレータの必要性があります。

■何個のメモリを駆動できるのか? DDRターミネーションレギュレータのご使用にあたり、よく頂くご質問として、 「ターミネーションレギュレータ1個で、何個のメモリを駆動できるのか?」 というものがあります。 例として、一般的なDDRのアプリケーション(パソコン等)で、 ・メモリ容量 512MB~1GB程度 ・バスライン数 合計118本 (64bitデータバス64本+ECC8本+アドレスバス13本+CK・DM・DQS33本) のような構成では、ターミネーションレギュレータはいくつ必要になるのでしょう? 結論から言うと、1個で十分駆動可能です。 Vtt端子電流Ittは、終端接続するメモリのビット数ではなく終端するバスの本数 により決定します。 終端されるバスに接続しているChipsetやDDRメモリの各端子は、 信号をやり取りする時のみバスに接続されます。 すなわち接続された時のみ終端電流が流れます。 仕様上、すべてのバスライン(この場合、118本)が同時にアクティブになること はありません。 また、終端電流Ittの電流方向は、各端子の出力信号レベルで異なります。 (出力信号が”H”の場合にはソース方向、”L”ではシンク方向になります。) シンク電流及びソース電流はキャンセルされて差分のBusラインの終端電流 のみがVtt端子に流れます。 その為、仮にバス上の出力信号レベルの”H”と”L”の本数が同じであった場合、 Vtt端子には終端電流Ittは流れないことになります。 ナショナルセミコンダクター社の評価データにおいては、DDR1での Itt平均電流は約200mAとなっています。 DDR2では、 ・外部終端バスライン数が少ないこと ・Vtt電圧が0.9Vであること から、Itt値はさらに小さくなり平均100mA程度となっています。 DDR3ではさらにVtt電圧が0.75Vと下がるため、Itt値は平均70mA程度になると 考えられます。

お見積もり・お問い合わせは こちらから ■PALTEK DDRターミネーションレギュレータのご紹介 PALTEKとしては、DDR1からDDR3までのメモリに対応した ターミネーションレギュレーターのラインナップを取り揃えています。 (表2、DDRターミネーションレギュレータ 製品ラインナップをご覧下さい。) また、各製品の詳しい技術資料に関しましては以下URLをご参照下さい。 ナショナルセミコンダクター社 LP2996 和文 http://www.national.com/JPN/ds/LP/LP2996.pdf       英文 http://www.national.com/ds/LP/LP2996.pdf LP2997 英文 http://www.national.com/ds/LP/LP2997.pdf LP2998 和文 http://www.national.com/JPN/ds/LP/LP2998.pdf       英文 http://www.national.com/ds/LP/LP2998.pdf ヌボトンテクノロジー社 W83312SN 英文 http://www.nuvoton.com/NR/rdonlyres/D554BF31-C6CF-4386-915E-1042F5CCF61F/0/W83312SN.pdf お見積もり・お問い合わせは こちらから https://www.paltek.co.jp/form/f026.htm