M. Uchida, Kyoto University

Slides:



Advertisements
Similar presentations
多入力パルス波高分析システムの開発 環境計測 小栗 康平  京都府立大学 環境情報学科 環境計測 卒論発表会.
Advertisements

Report of working at CERN PHOS readout test bench
J-PARC 実験におけるデータ収集環境とシステムデザイン
HLab meeting 7/24/07 K. Shirotori.
COPPER/FINESSE System構築
Android Development 白熱道場
Handel-C基礎 および 7セグとマウスのハンドリング
Report on the CERN 11/10 ~ 11/ /12/3, Local Lab meeting
Verilog HDL 12月21日(月).
KEK エレクトロニクスシステムグループでの 開発状況 KEK e-sys 庄子 正剛.
早稲田大学大学院 理工学研究科情報科学専攻 後藤滋樹研究室 1年 渡辺裕太
Research and Development of Event Building Farm for SuperKEKB
CC/7700,CC32を用いた データ収集システム 筑波大学 木村 博美 小松原 哲郎 (c)2007 木村博美 筑波大学.
Telnet, rlogin などの仮想端末 ftp などのファイル転送 rpc, nfs
Tohoku University Kyo Tsukada
Ibaraki Univ. Dept of Electrical & Electronic Eng.
KEK PS-E391a実験における Engineering Run のデータ解析
Possible Damping Ring Timing
Possible Damping Ring Timing
CYRIC Hyperball2 technical memo
組み込み向けCPU 小型デバイスに搭載されるCPU 特徴 携帯電話,デジタルカメラ,PDA,センサデバイスなど 小型 低消費電力 多機能
SksMinus status 20 HB meeting 2009/2/16 白鳥昂太郎.
ギガビットネットワークに対応する ネットワークべンチマークテスト機の試作と ギガビットルータの性能評価
DAQ-Middleware の新機能 コンポーネント制御機能
R&D of MPPC including readout electronics
SOI技術を用いた pixel検出器の開発(1)
読み出し回路のアップグレードに向けた研究
岡村耕二 情報ネットワーク 補足資料 岡村耕二 情報ネットワーク.
1.コンピュータと情報処理 p.18 第1章第1節 2.コンピュータの動作のしくみ CPUと論理回路
Damping ring単独運転用 Bucket Selectionサブルーティンについて
完成したビームライン
ALMA Band 4 受信機 進捗状況 国立天文台先端技術センター 伊藤哲也 2010/3/5 ALMA Band 4 status.
E16実験へのDAQ-Middlewareの応用
GEM検出器用DAQ-Middleware
ドレル・ヤン偏極標的開発にむけて(議論)
Ge noise and cabling.
オペレーティングシステム イントロダクション
巡回冗長検査CRC32の ハード/ソフト最適分割の検討
超高速基幹LANにおける 情報リテラシー教育支援システム
理化学研究所 重イオン核物理研究室 馬場 秀忠
第7回 授業計画の修正 中間テストの解説・復習 前回の補足(クロックアルゴリズム・PFF) 仮想記憶方式のまとめ 特別課題について
坪野公夫1、安東正樹1、高森昭光3、麻生洋一1、飯田幸美1、 高橋竜太郎2、他 1東京理、 2国立天文台、3東大地震研
タイミングコントロール(ハードウエアベース)
SiTCP-VME変換モジュールの開発 KEK 物構研:中性子 佐藤節夫.
3次元位置感応型ガンマ線検出器と それに必要なデバイス
J-PARC E16実験におけるDAQ-Middleware を用いたDAQソフトウェアの開発
新エンコーダ案 更新 京都大学宇宙線研究室 岩城 2011/1/17.
第15回放送授業.
Beam test of GEM-TPC, HBD and PWO
関数型言語による Timed CSP 検証技法の提案
ALICE work at CERN Kenta Mizoguchi, Hisayuki Torii, Yusuke Okada
FINESSE 32ch Multi-Hit TDC
障 害 処 理 票 レ トラブル分類 1 設計バグ 2 製造バグ 3 改造バグ 4 DB、OSバグ 5 環境、HWバグ 6 手順バグ
広島大学におけるHEPnet-J 利用状況
New NKS 打ち合わせ資料 塚田 暁 2006/4/3.
J-PARC meeting 藤岡 宏之 2006/01/31.
Report on ALICE work 2007/11/10 – 11/28
SEABAS2 ver3現状 16ch 12bit 40MHz ADC 、Giga-bit Ethernet
コンピュータアーキテクチャ 第 5 回.
計算機群における 「動的なインターネット接続性」の共有に関する研究
コンピュータアーキテクチャ 第 9 回.
コンピュータアーキテクチャ 第 5 回.
LHC-ATLAS実験開始に向けた ミュー粒子トリガーシステムの統合試運転
COMET Beam Extinction計測速 報
ILC衝突点ビームモニターのための 読み出し回路の開発
異種セグメント端末による 分散型仮想LAN構築機構の設計と実装
並列処理プロセッサへの 実数演算機構の開発
Report of working at CERN PHOS readout test bench
ソケットの拡張によるJava用分散ミドルウエアの高信頼化
ネットワークを介した 計測制御システムの開発
Presentation transcript:

M. Uchida, Kyoto University NEW BLP R&D M. Uchida, Kyoto University

開発の目的 現行システムの老朽化(OS9,J11)に対応 ネットワークの高速化に対応(100Base,1000Base) システム保守の単純化(Open Source, Unix base) FORCE+Solarisを用いたDAQの設計

ハードウエアについて CES HSM or LeCroy Dual Port Memory FERA SYSTEM(ECL Readout) Universal Logic Unit (LR2366,2367) REPIC RPV130 I/O Register LeCroy 1151N 32bit Scaler K2917+K3922(VME – CAMAC interface) FORCE CPU (CPU5CE,CPU7V,CPU54T)

ハードウエア概念図 基本的な構成は現行のメインシステム( GR, LAS, FPP)と同じ ダブルバッファによるデータ転送系 VMEの制御がOS9(J11)からFORCEへと移行する

開発状況 VMEの各モジュールは動作確認済み K2917-K3922の通信はKEK井上さんのプログラムにより動作確認済み ECL Readout + Buffer Changer については擬似データを流して確認 Kasugaへのデータ転送プログラム

データ転送の概念図 Socket + IPC Multi-threading Client/Server C言語ベース 誰でも拡張可能

テスト実験の目的 データ転送の確認 各モジュールのデータ整合性の確認 テストデータではわからないバグの発見 長期安定性の確認

ADC signal from BLP

TDC signal from BLP

Input register for event selection SPIN up/down Internal counter BLP1/BLP2 event True/Chance

Beam polarization Bean: pol-p 250MeV Pn = 0.6 58Ni(p,p) reaction Mac scaler vs Frc scaler\ Bean: pol-p 250MeV Pn = 0.6 58Ni(p,p) reaction Angle = 16.5 – 23.0

結果と問題点 ADC/TDC 信号は正しく転送されている。 Scalerの整合性がない。(~0.05%) アナライザ、レコーダーの接続部分のバグ

MAC Scaler vs FRC Scaler RATIO channel up down sum up(%) down(%) sum(%) 5781 5722 11503 5789 5724 11513 0.138 0.035 0.087 1 5800 5765 11565 5809 5764 11573 0.155 0.017 0.069 2 5439 5487 10926 5442 10929 0.055 0.000 0.027 3 5766 5708 11474 5772 5710 11482 0.104 0.070 4 6 9 15 5 11 22 7 17 24 12 13 25 8 5687 5782 11469 5692 11473 0.088 6843 6744 13587 6854 6745 13599 0.161 0.015 10 6089 6305 12394 6100 12405 0.180 0.089 6032 6059 12091 6036 12095 0.066 0.033 20 14

LeCroy 1151Nについて 32bit scalerと称しているが25bit目に1が立ってしまうというバグあり。 内部クロックがCAENのscalerと違う(CAEN 110MHz, LeCroy 80MHz)

補足1(現行システムの保守etc…) Mari のミラーリングマシンを立ち上げた FDDI, Reflective Memoryの動作確認済み イニシャライズなどの部分はすでに移行可能 Solaris8ブートサーバを立ち上げた。今後は2.6から8にすべて移行する予定。 Gigabit Ethernet の動作確認。

補足2(スケーラのバグについて) 単体試験の結果 LeCroy1151Nは正常に稼動している。 不整合はランコントローラとstart gate(j11_run)の同期がとれていなかったため。

まとめ FORCE CPU + SolarisによるDAQシステムの開発は順調に進行中 どのタイミングで導入しよう?(BLPだけならばそろそろ可能?) 問題点としては現行システムのアナライザへの対応