基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史

Slides:



Advertisements
Similar presentations
平成 27 年 10 月 21 日. 【応用課題 2-1 】 次のビット列は、ある 10 進数を 8 ビット固定小数点表示で表した時の ものです。ただし、小数点の位置は 3 ビット目と 4 ビット目の間としてお り、負数は2の補数で表しています。このとき、元の 10 進数を求めてく ださい。
Advertisements

論理回路 第3回 今日の内容 前回の課題の解説 論理関数の基礎 – 論理関数とは? – 真理値表と論理式 – 基本的な論理関数.
論理回路 第 11 回
1 データベース 基本情報技術概論 ( 第 11 回 ) 埼玉大学 理工学研究科 堀山 貴史 DB.
1 プログラム言語 と 言語プロセッ サ 基本情報技術概論 II ( 第1回 ) 埼玉大学 理工学研究科 堀山 貴史.
基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史
基本情報技術概論 I 演習(第5回) 埼玉大学 理工学研究科 堀山 貴史
第3回 論理式と論理代数 本講義のホームページ:
基本情報技術概論(第10回) 埼玉大学 理工学研究科 堀山 貴史
基本情報技術概論(第12回) 埼玉大学 理工学研究科 堀山 貴史
基本情報技術概論(第9回) 埼玉大学 理工学研究科 堀山 貴史
授業展開#4 2進数世界の数値と文字.
電子回路設計 電子制御設計製図Ⅰ  2009年11月17日 Ⅳ限目.
第2回 真理値表,基本ゲート, 組合せ回路の設計
第5回 ディジタル回路内の数値表現 瀬戸 ディジタル回路内部で,数を表現する方法(2進数)を学ぶ 10進数⇔2進数⇔16進数の変換ができる
基本情報技術概論(第4回) 埼玉大学 理工学研究科 堀山 貴史
テープ(メモリ)と状態で何をするか決める
早稲田大学 理工学術院 基幹理工学部 情報理工学科 後藤滋樹
情報の科学        旧 情報B 第1回 スクーリング 教科書P.38~P.55 前にスクーリングプリントあり 取りに来てください.
情報教育論 第9回 仮定文の仕組み 政策・メディア研究科 岡田 健.
第4回 カルノー図による組合せ回路の簡単化 瀬戸 目標 ・AND-OR二段回路の実現コスト(面積、遅延)が出せる
第10回 Dフリップフロップ ディジタル回路で特に重要な D-FF 仕組みを理解する タイミング図を読み書きできるようにする 瀬戸
補数 n:桁数、b:基数 bの補数 bn-x 253(10進数)の10の補数は、 =747
2016年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
基本情報技術概論(第8回) 埼玉大学 理工学研究科 堀山 貴史
基本情報技術概論(第3回) 埼玉大学 理工学研究科 堀山 貴史
7. 順序回路 五島 正裕.
情報工学総合演習 D-I 近似アルゴリズム 埼玉大学 理工学研究科 山田 敏規、 橋口 博樹、 堀山 貴史
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第6回 よく使われる組合せ回路 瀬戸 重要な組合せ回路を理解し、設計できるようにする 7セグディスプレイ用デコーダ 加算回路・減算回路
アルゴリズムとチューリングマシン 「もの」(商品)としてのコンピュータ 「こと」(思想)としてのコンピュータ アルゴリズム
電子回路設計 電子制御設計製図Ⅰ  2010年11月30日 Ⅲ限目.
高速剰余算アルゴリズムとそのハードウェア実装についての研究
ディジタル回路 3. 組み合わせ回路 五島 正裕 2018/11/28.
2. 論理ゲート と ブール代数 五島 正裕.
ディジタル回路 2. ブール代数 と 論理ゲート 五島 正裕.
第5回 今日の目標 §1.6 論理演算と論理回路 ブール代数の形式が使える 命題と論理関数の関係を示せる
Ibaraki Univ. Dept of Electrical & Electronic Eng.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
第3章 演算装置.
計算機構成 第2回 ALUと組み合わせ回路の記述
ICトレーナーの構成 7セグメントLED ブレッドボード XOR OR AND NAND 電源端子 スイッチ端子 LED端子 データLED
基本情報技術概論(第6回) 埼玉大学 理工学研究科 堀山 貴史
3. 論理ゲート の 実現 五島 正裕.
9. 演算回路 五島 正裕.
コンピュータアーキテクチャ 第 7 回.
コンピュータアーキテクチャ 第 7 回.
第11回 よく使われる順序回路 複数のFFを接続した回路を解析する際の考え方を学ぶ カウンタ回路の仕組みを理解し,設計できるようにする 瀬戸.
基本情報技術概論I (第4回) 埼玉大学 理工学研究科 堀山 貴史
ディジタル回路 9. 演算回路 五島 正裕.
基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史
論理回路 第12回
  第3章 論理回路  コンピュータでは,データを2進数の0と1で表現している.この2つの値,すなわち,2値で扱われるデータを論理データという.論理データの計算・判断・記憶は論理回路により実現される.  コンピュータのハードウェアは,基本的に論理回路で作られている。              論理積回路.
データの表現 2進数 0と1を使う。 基数(基準になる数)が2. 101(2) かっこで2進数と示すことがある。
基本情報技術概論(第10回) 埼玉大学 理工学研究科 堀山 貴史
2017年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
基本情報技術概論(第13回) 埼玉大学 理工学研究科 堀山 貴史
基本情報技術概論(第5回) 埼玉大学 理工学研究科 堀山 貴史
基本情報技術概論(第6回) 埼玉大学 理工学研究科 堀山 貴史
基本情報技術概論(第5回) 埼玉大学 理工学研究科 堀山 貴史
メカトロニクス 12/15 デジタル回路 メカトロニクス 12/15.
Ibaraki Univ. Dept of Electrical & Electronic Eng.
9. 演算回路 五島 正裕.
コンピュータの五大要素 入力装置 データ(プログラム)を取り込む 出力装置 処理結果のデータを外部に取り出す
2014年度 プログラミングⅠ ~ 内部構造と動作の仕組み(1) ~.
論理回路(and,or,not)を作成. 回路を組み合わせ半/全加算器.
2008年7月11日 論理回路(and,or,not)を作成. 回路を組み合わせ半/全加算器.
プログラミング基礎a 第5回 C言語によるプログラミング入門 配列と文字列
JavaScript    プログラミング入門 2-3 式と演算子 2006/10/12 神津 健太.
Presentation transcript:

基本情報技術概論(第2回) 埼玉大学 理工学研究科 堀山 貴史 2009/10/21 基本情報技術概論 (第3回) 演算 と 論理回路 埼玉大学 理工学研究科 堀山 貴史 2008/01/23

前回までの復習 数値の表現方法 注意: 4ビット、2の補数表現で、-10 は? 例) 整数 符号なし整数 1 9 符号付き整数 絶対値表現 1 1 1 整数 符号なし整数 1 9 符号付き整数 絶対値表現 1 -1 1の補数 1 -6 2の補数 1 -7 最上位ビットを符号として使う 注意: 4ビット、2の補数表現で、-10 は? 1 1 1 1 1 1 10 1の補数 + 1 表せない (4ビットで表現できるのは、-8 ~ 7)

前回までの復習 (2) 数値の表現方法 文字の表現方法 ASC I I コード など 演算 四則演算 (+, -, ×, ÷) 前回までの復習 (2) 数値の表現方法 文字の表現方法 ASC I I コード など 1 0 0 0 0 0 1 … A ← 今回やります (前回の資料参照) 1   0100 + 0110 演算 四則演算 (+, -, ×, ÷) 10進法での筆算と同じようにできる 2進数では、0, 1 を操作すれば実現できる 1 0 1 0

論理演算

論理演算 2進数の四則演算 (+, -, ×, ÷) は、 0, 1 を操作すれば実現できる 与えられた 0, 1 (入力) から、   0, 1 を操作すれば実現できる 与えられた 0, 1 (入力) から、   計算結果の 0, 1 (出力) を得る仕組みを作ろう! 例) NOT : 入力の否定 (0,1 を反転させる) 入力 出力 A f 0 1 1 0 A f (真理値表)

論理演算 回路記号 真理値表 論理式 NOT (否定) AND (論理積) OR (論理和) XOR (排他的 f = A f = ¬ A A  f 0  1 1  0 f = A f = ¬ A A f f = A ・ B f = A ∧ B A B  f 0 0  0 0 1  0 1 0  0 1 1  1 A B f AND (論理積) A B  f 0 0  0 0 1  1 1 0  1 1 1  1 f = A + B f = A ∨ B A B f OR (論理和) A B f A B  f 0 0  0 0 1  1 1 0  1 1 1  0 f = A + B XOR (排他的 論理和)

論理演算: NAND 論理演算 回路記号 真理値表 論理式 NOT (否定) AND (論理積) NAND f = A f = ¬ A A 論理演算: NAND 論理演算 回路記号 真理値表 論理式 NOT (否定) A  f 0  1 1  0 f = A f = ¬ A A f A B  f 0 0  0 0 1  0 1 0  0 1 1  1 AND (論理積) A B f f = A ・ B f = A ∧ B A B  f 0 0  1 0 1  1 1 0  1 1 1  0 f = A ・ B f = A ∧ B A NAND f B

論理演算: NOR 論理演算 回路記号 真理値表 論理式 NOT (否定) OR (論理和) NOR f = A f = ¬ A A f 論理演算: NOR 論理演算 回路記号 真理値表 論理式 NOT (否定) A  f 0  1 1  0 f = A f = ¬ A A f A B  f 0 0  0 0 1  1 1 0  1 1 1  1 OR (論理和) f = A + B f = A ∨ B A B f A B  f 0 0  1 0 1  0 1 0  0 1 1  0 f = A + B f = A ∨ B A B f NOR

各ビットごとに、指示された論理演算を行う 練習: ビット演算 各ビットごとに、指示された論理演算を行う 1 1 1 1 1 1 1 1 AND AND 1 1 1 1 1 1 1 1 AND 1 1 1 1 マスク演算 (この部分は演算結果が必ず 0 になる)

マスク演算 (この部分は演算結果が必ず 1 になる) 練習: ビット演算 1 1 1 1 1 1 1 1 OR OR 1 1 1 1 1 1 1 1 OR 1 1 1 1 マスク演算 (この部分は演算結果が必ず 1 になる)

ビット反転 (この部分はビットが反転する) 練習: ビット演算 1 1 1 1 1 1 1 1 XOR XOR 1 1 1 1 1 1 1 1 XOR 1 1 1 1 ビット反転 (この部分はビットが反転する) 0クリア (同じものの XOR は、全ビット 0 になる)

論理回路

論理回路 2進数の四則演算 (+, -, ×, ÷) は、 0, 1 を操作すれば実現できる 論理素子 (NOT, AND, OR, …)   0, 1 を操作すれば実現できる 論理素子 (NOT, AND, OR, …) 0, 1 の入力 から、0, 1 の出力 を得る仕組み 論理回路 論理素子を用いて、論理演算を実現する 組合せ回路と順序回路に分類できる

組合せ回路 現在の入力のみから出力が決められる回路 例) 半加算器 (half adder) … 入力 A, B を 加算 し、 ________________ ________________ 現在の入力のみから出力が決められる回路 例) 半加算器 (half adder) … 入力 A, B を 加算 し、 その桁の和 (Sum) S と 桁上げ (Carry) C を 出力   1   0 1 + 1 1     0 入力 出力 A B  C S 0 0  0 0 0 1  0 1 1 0  0 1 1 1  1 0 B S A C

例) 全加算器 (full adder) 入力された A, B, C in を 加算し、 その桁の和 S と 桁上げ Cout を 出力 1 1   0 1 + 1 1   0 0 入力された A, B, C in を 加算し、 その桁の和 S と 桁上げ Cout を 出力 A B Cin 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 入力 出力   S 0 0 0 1 1 0 1 1 Cout B A Cin Cout S

例) 加算器 0 1 0 1 + 1 1 1 1 0 1 0 0 全加算器 A3 B3 S3 C3 全加算器 A2 B2 S2 C2 例) 加算器 1 1 1 1   0 1 0 1 + 1 1 1 1   0 1 0 0 全加算器 A3 B3 S3 C3 全加算器 A2 B2 S2 C2 全加算器 A1 B1 S1 C1 半加算器 A0 B0 S0 C0

論理回路 と 論理式 次の論理回路と論理式は等価? 真理値表で確かめる S = X + Y + Z C S = X + Y + Z Y C = X ・ Y + Y ・ Z + Z ・ X S Z X Y Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 C S 0 0 0 1 1 0 1 1 X Y Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 C S 0 0 0 1 1 0 1 1

論理回路の設計に利用する 論理回路 真理値表 論理式 カルノー図 XY 00 01 11 10 Z 1 1 1 1 1 参考: カルノー図 参考: カルノー図 論理回路の設計に利用する X Y Z 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 C S 0 0 0 1 1 0 1 1 論理回路 X C Y 真理値表 Z 論理式 カルノー図 XY 00 01 11 10 Z C = X ・ Y + Y ・ Z + Z ・ X 1 1 1 1 1

X OR Y を、NAND だけを使って表した論理式はどれか 練習: 組合せ回路 (H17年度 秋) X OR Y を、NAND だけを使って表した論理式はどれか ア. ((X NAND Y) NAND X) NAND Y イ. (X NAND X) NAND (Y NAND Y) ウ. (X NAND Y) NAND (X NAND Y) エ. X NAND (Y NAND (X NAND Y))

順序回路 記憶を保持することができる 記憶 (内部状態) と 現在の入力から 出力が決められる回路 論理素子がループしている部分がある ________________ 記憶を保持することができる 記憶 (内部状態) と 現在の入力から 出力が決められる回路 論理素子がループしている部分がある 例) フリップフロップ (S R フリップ フロップなど) カウンタ ________________

例) S R フリップ フロップ 内部状態 入力 出力 S R Qn-1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Qn 0 1 - S Q n 内部状態保持 リセット Q n R セット 禁止入力

例) S R フリップ フロップ 内部状態 入力 出力 S R Qn-1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Qn 0 1 - 0 0 1 1 0 1 S Q n 内部状態保持 リセット Q n R 0 0 1 セット 0 1 禁止入力

各ビットごとに、指示された論理演算を行う 練習: ビット演算 各ビットごとに、指示された論理演算を行う 1 1 1 1 1 1 1 1 AND AND 1 1 1 1 1 1 1 1 1 1 1 1 AND 1 1 1 1 マスク演算 (この部分は演算結果が必ず 0 になる)

マスク演算 (この部分は演算結果が必ず 1 になる) 練習: ビット演算 1 1 1 1 1 1 1 1 OR OR 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 OR 1 1 1 1 マスク演算 (この部分は演算結果が必ず 1 になる)

ビット反転 (この部分はビットが反転する) 練習: ビット演算 1 1 1 1 1 1 1 1 XOR XOR 1 1 1 1 1 1 1 1 1 1 1 1 XOR 1 1 1 1 ビット反転 (この部分はビットが反転する) 0クリア (同じものの XOR は、全ビット 0 になる)

この文面は、TOKYO TECH OCW の利用 条件を参考にしました この教材のご利用について この教材は、以下に示す利用条件の下で、著作権者にわざわざ許諾を求めることなく、無償で自由にご利用いただけます。講義、自主学習はもちろん、翻訳、改変、再配布等を含めて自由にご利用ください。 非商業利用に限定 この教材は、翻訳や改変等を加えたものも含めて、著作権者の許諾を受けずに商業目的で利用することは、許可されていません。 著作権の帰属 この教材および教材中の図の著作権は、次ページ以降に示す著作者に帰属します。この教材、または翻訳や改変等を加えたものを公開される場合には、「本教材 (or 本資料) は http://www.al.ics. saitama-u.ac.jp/horiyama/OCW/ の教材です (or 教材を改変したものです」 との旨の著作権表示を明確に実施してください。なお、この教材に改変等を加えたものの著作権は、次ページ以降に示す著作者および改変等を加えた方に帰属します。 同一条件での頒布・再頒布 この教材、または翻訳や改変等を加えたものを頒布・再頒布する場合には、頒布・再頒布の形態を問わず、このページの利用条件に準拠して無償で自由に利用できるようにしてください。

この教材のご利用について 配布場所 http://www.al.ics.saitama-u.ac.jp/horiyama/OCW/ この powerpoint ファイルの著作者 堀山 貴史 2007-2010 horiyama@al.ics.saitama-u.ac.jp 改変等を加えられた場合は、お名前等を追加してください 図の著作者 p. 5, 9, 10, 11, 21, 22, 24, 25, 26 クリップアート : Microsoft Office Online / クリップアート その他 堀山 貴史