ダブルテールラッチ型コンパレータと プリアンプを用いたコンパレータの 性能比較 ○浦野 達也*, 浅田 友輔**, 宮原 正也**, 岡田 健一**, 松澤 昭** ご紹介ありがとうございます。 ダブルテールラッチ型コンパレータとプリアンプを用いたコンパレータの性能比較と題しまして 東京工業大学の浦野が発表させていただきます。 *東京工業大学工学部電気電子工学科 **東京工業大学大学院理工学研究科

発表内容 研究背景 コンパレータの動作 設計方針 シミュレーション結果 結論 2018/11/12 T.Urano, Tokyo Tech こちらが発表内容です。 まず研究背景を発表し、その後コンパレータの動作、シミュレーション結果を述べ、最後に結論を発表させていただきます。 2018/11/12 T.Urano, Tokyo Tech

近年のADCの性能 近年、ADCの高速化、低消費電力化が求められている 今回はflash型ADCを想定している :有効ビット :サンプリング 周波数 近年、アナログ信号をデジタル信号に変換するA/D コンバータの高速化・低消費電力化の要求も年々増してきています。 図に示しますのは、近年報告されている低-中分解能のADCの性能です。横軸はFoM、縦軸はサンプリングレートです。 この図からも年が進むにつれて、より高速で、より消費電力が低いADCが開発されていることがわかります。 近年、ADCの高速化、低消費電力化が求められている 今回はflash型ADCを想定している 2018/11/12 T.Urano, Tokyo Tech

二つのコンパレータの回路図 [1] [2] 今回はダブルテールラッチ型コンパレータとプリアンプを使用した従来のコンパレータという、二つのコンパレータで消費電力を比較します。 図は今回使用した回路のschematicです。ともに入力段、ラッチ部に分けられます。 また、コンパレータが正常に動作しているか確認するため、出力の先にはSRラッチがついています。 これから二つのコンパレータの動作確認をしたいと思います。 [1] D. Schinkel, et al., Dig. Tech. of ISSCC, Feb. 2007. [2] M. Choi and A. Abidi, IEEE JSSC, vol. 36, no. 12, 2001. 2018/11/12 T.Urano, Tokyo Tech

ダブルテール型（Reset） Reset mode ノードDiはともにVDDになり、VoutはともにGNDに落ちている 2018/11/12 まずはダブルテール型からです。 クロックがLowのリセットモードでは入力段下のスイッチとラッチ部の上のスイッチがオフし、入力段の上のスイッチがオンします。 そうするとノードDiがともにVddに引き上げられ、ラッチの入力のスイッチがオンし、VoutはともにGndに引き下げられます。 2018/11/12 T.Urano, Tokyo Tech

ダブルテール型 (Regeneration) Regeneration mode ノードDiの電荷を引き抜くスピードの違いにより出力が決まる Vin+ > Vin- 次にクロックがHighのリジェネレーションモードでは、入力段の上のスイッチがオフし、入力段の下のスイッチとラッチ部の上のスイッチがオンします。 スイッチが入れ替わった瞬間、Vin＋とVin-の違いによりノードDiの電荷を引き抜くスピードに違いが出ます。 Vin+がVin-より大きい場合、入力段を流れる電流が+側のほうが大きくなり、Di+の引き抜くスピードのほうが速くなります。 一方ラッチ部ではクロックがHighになった瞬間にVoutは同時にVddに向かって引き上げられます。 しかし、Di+につながるトランジスタがさきにOffすることにより、Vout+の引き上げられる傾きが急になり、Vout+はVddに引き上げられます。 そうすると、インバータのクロスカップルにより、右うえのpMOSがオフになり、Vout-はGNDに落ちます。 2018/11/12 T.Urano, Tokyo Tech

プリアンプ型 (Reset) Reset mode GNDへのパスが切れて、VoutはともにVDDに引き上げられる 2018/11/12 次にプリアンプ型の動作を説明します。 Resetモードではラッチ部下のスイッチがオフし、上部のスイッチがオンするのでVoutはともにVddに引き上げられます。 2018/11/12 T.Urano, Tokyo Tech

プリアンプ型 (Regeneration) Regeneration mode プリアンプで増幅された信号を後段のラッチ部で比較する。 Vin+ > Vin- リジェネレーションモードでは、ラッチ部上のスイッチがオフします。 まず入力段ではVin+とVin-の差を入力段で増幅し、後段のラッチ部の入力とします。 Vin+のほうがVin-より大きいとき、+側の電流のほうが大きくなるため、Vout-の傾きが急になり、GNDに落ちます。 Vout+はインバータのクロスカップルにより右下のnMOSが切れてVddに引き上げられます。 2018/11/12 T.Urano, Tokyo Tech

入力段のステージの比較 クロックで動作（貫通電流なし） 貫通電流あり ダブルテール型 動作周波数が高ければ消費電力も上がる プリアンプ型 この二つのコンパレータは入力段に大きな違いがあります。 ダブルテール型の入力段はクロックで動作するため、貫通電流がありません。したがって動作周波数が低ければ低消費電力が実現できます。 しかし、周波数が高くなるにしたがって、消費電力は上がっていきます。 一方プリアンプ型の入力段ではバイアスを流しているため貫通電流が流れています。 このため、周波数が低いところではクロックで動作するものよりも多く消費電力が多くかかってしまいますが、動作周波数に依存しないため、周波数を上げていけば逆転するポイントが出てくることが予想されます。 そこで、今回はオフセットのσ値を同程度にして周波数を高くしたときの消費電力をシミュレーションによって比較します。 動作周波数が高くても　消費電力は上がらない 2018/11/12 T.Urano, Tokyo Tech

設計方針 (プリアンプ型) オフセットのs値を最小化するようにTrのサイズを決定 17.1 1.84 1.79 0.29 ばらつきを持たせた部位 Voffset(s)[mV] M1,M2 17.1 M3,M4 1.84 M5,M6 1.79 M7,M8,M9 0.29 コンパレータの性能を決める要素として、オフセットのバラつき、ノイズに対する感度、ラッチのスピードがあります。 今回はオフセットのばらつきを示すσ値を最小化するようにコンパレータを設計しました。 まず、プリアンプ型から説明いたします。 それぞれのTrの閾値にバラつきを与え、どのTrがオフセットに影響を与えているかを調べたところ、右上の表のようになりました。 M1、M2の入力差動対の部分が一番ばらつきに敏感であるとわかります。 ラッチ部の設計の際には入力差動対の部分のサイズを大きくし、オフセットのσ値を調節しました。 また、入力のコモン電圧Vcmを変化させたところ、右下の図のようにVcmが小さいほどオフセットのσ値は減ることがわかりました。 ただし、今回はこのコンパレータの前段のプリアンプのすべてのTrが飽和領域で動作するようにVcmは0.6に設定しました。 2018/11/12 T.Urano, Tokyo Tech

オフセットキャンセル また、プリアンプのオフセットには補償技術[3]を用いている Vin_os ：入力から見たオフセット プリアンプを使用することによりラッチ部のオフセットが次式のように見える Vin_os ：入力から見たオフセット Vosl ：ラッチ部のオフセット Vos_amp ：プリアンプのオフセット A ：アンプのゲイン また、プリアンプのオフセットには補償技術[3]を用いている また、プリアンプを使用することによりラッチ部のオフセットは次式のように見えます。 Vinは入力からみたオフセット・・です。 また、プリアンプのオフセットには補償技術を用いています。 [3] Y. Shimizu, et al., Dig. Tech. of ISSCC, 2008. 2018/11/12 T.Urano, Tokyo Tech

設計方針 (ダブルテール型) 15.58 4.28 15.51 1.68 入力差動対 バラつきを持たせた部位 Voffset(s)[mV] 入力段のみ 15.58 ラッチ部のみ 4.28 入力段 入力差動対のみ 15.51 入力段 入力差動対以外 1.68 次にダブルテール型の設計方針を説明します。 まず入力段のみのTr、ラッチ部のみのTrにバラつきを与えたところ、入力段のほうが支配的であることがわかりました。 さらに、入力段の中でも入力差動対の部分とそれ以外の部分でバラつきを与えたところ、プリアンプのラッチ部と同様入力差動対の部分がばらつきに対して敏感であるとわかりました。 したがって、ダブルテール型のオフセットのσ値は入力段の入力差動対のサイズを調節することにより調節しました。 また、Vcmを変化させたところ、プリアンプ型と同様にVcmが小さいほどσ値も小さくなることがわかりました。 しかし、Vcmを0.4以下に設定すると入力段下のTrが飽和領域で動かなくなってしまうため、0.5に設定しました。 入力差動対 2018/11/12 T.Urano, Tokyo Tech

消費電力の比較結果 s=21.5mV VDD=1.2V 動作周波数をあげるとプリアンプ型のほうが低消費電力を実現 CMOS90nmプロセス 以上の設計方針を踏まえましてダブルテール型とプリアンプ型のオフセットのσ値を同程度にし、Vddを1.2V、プリアンプのバイアスを100μAとしたときのシミュレーション結果を示します。 今回はCMOS90nmプロセスでシミュレーションをしました。 この図から、動作周波数をあげるとプリアンプ型のほうが低消費電力を実現していることが確認できます。 CMOS90nmプロセス 動作周波数をあげるとプリアンプ型のほうが低消費電力を実現 2018/11/12 T.Urano, Tokyo Tech

各部位の消費電力の比較 入力段の動作の違いにより、全体の消費電力の増加率が決まっている 入力段の消費電力は3.5GHzあたりで同等になる 次に二つのコンパレータのコントリビューションを示します。 この図から入力段の動作の違いにより全体の消費電力の増加率が決まっていることがわかります。 また、入力段の消費電力は3.5GHzあたりで同等になることがわかります。 入力段の動作の違いにより、全体の消費電力の増加率が決まっている 入力段の消費電力は3.5GHzあたりで同等になる 2018/11/12 T.Urano, Tokyo Tech

結論 二つのコンパレータのオフセットのs値を同程度にしたとき周波数を変化させて比較し、ある周波数より高周波の点ではプリアンプ型の方が低消費電力を実現できる可能性があることを示した。 ラッチスピード、ノイズの影響に関しては今後検討していく必要がある。 まとめます。 2018/11/12 T.Urano, Tokyo Tech